学位论文 > 优秀研究生学位论文题录展示

网络处理器中DDR SDRAM控制器的设计与实现

作　者: 蔡蕊
导　师: 史江一；汤尚宽
学　校: 西安电子科技大学
专　业: 软件工程
关键词: 网络处理器 AMBA DDR SDRAM控制器验证
分类号: TP333
类　型: 硕士论文
年　份: 2011年
下　载: 93次
引　用: 0次
阅　读: 论文下载

内容摘要

存储器对现在大量使用的数字化系统的性能至关重要,是决定系统性能的关键器件之一。除了通用计算机系统,大量的嵌入式系统也纷纷采用DDR SDRAM内存,越来越多的SoC系统芯片中会集成DDR接口模块,DDR SDRAM以其高速、大容量、运行稳定与高性价比等优点得到了广泛的应用。本文重点介绍了网络处理器中的DDR SDRAM控制器的设计与实现。网络处理器是新一代用来执行数据处理和转发的高速可编程处理器,慢速存储访问成为网络处理器系统性能提升的一个重要瓶颈,因此DDR SDRAM控制器性能的高低对整个网络处理器系统至关重要。为了实现外部总线主设备和存储器数据的转换,使用基于AMBA总线协议,通过AMBA逻辑接口来发送指令、地址和数据。本论文采用自顶向下的设计方法和模块化的思想,将DDR SDRAM控制器划分为几个功能模块,并使用Verilog HDL语言完成DDR SDRAM控制器的地址译码模块、时钟产生模块、数据通路模块、控制逻辑模块、计数模块以及用户接口模块等的设计。设计的控制器在Xilinx ISE平台上完成了功能验证和时序仿真,最后在FPGA硬件平台上实现了利用DDR SDRAM控制器对外部DDR SDRAM存储单元的访问。

全文目录

摘要  5-6
Abstract  6-9
第一章绪论  9-15
  1.1 课题研究背景简介  9-12
  1.2 DDR SDRAM 控制器发展应用现状研究  12-14
  1.3 论文整体框架  14-15
第二章存储器及其DDR SDRAM 基础概述  15-29
  2.1 存储器技术概述  15-17
    2.1.1 存储器在网络处理器中的应用  15-16
    2.1.2 DDR SDRAM 存储器基本结构  16-17
  2.2 DDR SDRAM 的基本操作和指令  17-27
    2.2.1 DDR SDRAM 接口  17-18
    2.2.2 DDR SDRAM 模式寄存器配置  18-20
    2.2.3 DDR SDRAM 扩展模式寄存器配置  20-21
    2.2.4 DDR SDRAM 命令  21-27
  2.3 本章小结  27-29
第三章 DDR SDRAM 控制器的设计  29-45
  3.1 总体设计方案  29
  3.2 AMBA 逻辑接口模块  29-32
    3.2.1 AMBA 总线协议  29-30
    3.2.2 AMBA 逻辑接口模块实现方案  30-32
  3.3 DDR SDRAM 控制器模块  32-40
    3.3.1 用户接口模块  33-34
    3.3.2 地址译码模块  34-35
    3.3.3 数据通路模块  35-37
    3.3.4 时钟产生模块  37-38
    3.3.5 控制逻辑模块  38-39
    3.3.6 计数功能模块  39-40
  3.4 DDR SDRAM 控制器状态机设计  40-43
    3.4.1 DDR SDRAM 初始化状态机设计  40-41
    3.4.2 DDR SDRAM 读/写状态机设计  41-43
  3.5 本章小结  43-45
第四章 DDR SDRAM 控制器设计的仿真与验证  45-53
  4.1 基于FPGA 的仿真验证技术简介  45-46
  4.2 DDR SDRAM 控制器的验证平台  46-47
  4.3 DDR SDRAM 控制器的功能验证  47-50
    4.3.1 AMBA 逻辑接口模块仿真验证  47-48
    4.3.2 DDR SDRAM 初始化仿真验证  48-49
    4.3.3 DDR SDRAM 写仿真验证  49
    4.3.4 DDR SDRAM 读仿真验证  49-50
  4.4 DDR SDRAM 控制器的逻辑综合  50-52
  4.5 本章小结  52-53
第五章结束语  53-55
致谢  55-57
参考文献  57-60
研究成果  60-61

网络处理器中DDR SDRAM控制器的设计与实现

内容摘要

全文目录

相似论文