学位论文 > 优秀研究生学位论文题录展示

带验证功能的存储体设计与实现

作　者: 张少华
导　师: 李少青
学　校: 国防科学技术大学
专　业: 集成电路工程
关键词: 全定制设计 SRAM 灵敏放大器译码器功能验证
分类号: TP333
类　型: 硕士论文
年　份: 2011年
下　载: 15次
引　用: 0次
阅　读: 论文下载

内容摘要

SRAM又称为静态随机存储器，因其具有高速、低功耗、高存储密度的特点，经常被应用于高性能微处理器的缓存部件。近年来随着集成电路工艺特征尺寸的减小和工作电压的降低，SRAM的工作速度和存储密度得到了很大的提高，但是，芯片物理实现以后高速电路工作的功能正确性和信号稳定性需要经过更加充分的验证。这是工艺特征尺寸发展到每个新阶段后必然要面对的课题。工作电压的降低，使得SRAM芯片内传输的信号相对要“弱”了很多，因此投片后整个芯片的功能验证沿袭传统的验证方法可能达不到预期的验证目的。本课题针对这一问题，提出一种基于嵌入逻辑的功能验证方法，并将其应用于65nm工艺下设计实现的一款带验证功能的高性能同步单端口SRAM芯片中。本文通过对高速SRAM的分析设计和对验证方法的分析研究，来探索高工艺水平下集成电路设计的特点，以期能够更合理的优化电路设计，提升芯片设计的性能，增加功能验证的可靠性，降低功能验证的代价。本文的主要工作和创新点包括以下三点：一、全定制设计实现了一款高性能的同步单端口SRAM芯片。在65nm工艺下为保持SRAM工作的稳定性，对其关键模块的晶体管尺寸进行了精心设计；为了使整体SRAM达到较高的工作速度，对部分关键电路进行多种结构的实验，通过分析比较，利用各电路的优点，结合本设计的需求，优化设计了动态与静态相结合的混合型译码电路与锁存型灵敏放大器电路。二、针对常用的功能验证方法中，芯片内部节点引出的观测点难于控制和观察的特点，充分利用SRAM各模块工作的紧密衔接性，提出了一种基于模块组合的验证方法，为投片后能够可靠且低代价的进行芯片的功能验证提供了一种切实可行的方法，同时在电路中加入冗余列，便于将可能出现的错误进行快速的定位。三、完成带验证功能的SRAM的整体设计和版图的拼接，并进行了合理的电源地网络设计，最终版图面积为0.1078mm~2，将IR Drop控制在3%，版图后模拟结果显示：在典型情况下，SRAM的读操作的最大延时为526ps左右，写操作的最大延时为516ps左右，验证功能的逻辑正确，能够很好的实现芯片的功能验证需求，实现验证目的。

全文目录

摘要  10-11
ABSTRACT  11-12
第一章绪论  12-16
  1.1 课题研究背景  12-13
  1.2 国内外研究现状  13-14
  1.3 课题研究的主要内容及成果  14-15
  1.4 本文的组织结构  15-16
第二章带验证功能的SRAM 概述  16-24
  2.1 SRAM 结构概述  16-17
  2.2 SRAM 读写操作的时序  17-18
  2.3 带验证功能的SRAM  18-19
  2.4 输入输出端口说明  19-20
  2.5 SRAM 存储单元  20-23
  2.6 小结  23-24
第三章高速SRAM 数据通路设计  24-36
  3.1 高速SRAM 译码电路的设计  24-28
    3.1.1 静态译码器  24-25
    3.1.2 动态译码器  25-26
    3.1.3 高速混合译码器设计  26-28
  3.2 预充电电路设计  28-29
  3.3 写入电路设计  29-30
  3.4 读出电路设计  30-35
    3.4.1 差分电压灵敏放大器  30-31
    3.4.2 交叉耦合型灵敏放大器  31-32
    3.4.3 锁存型灵敏放大器  32-34
    3.4.4 三种灵敏放大器的比较分析  34-35
  3.5 小结  35-36
第四章 SRAM 可验证性设计  36-50
  4.1 验证方法简述  36-37
  4.2 SRAM 流片后可验证性设计的原理  37-38
  4.3 读操作逻辑的正确性验证  38-42
    4.3.1 读操作验证方案  38-39
    4.3.2 读操作功能验证的电路实现  39-41
    4.3.3 读操作可验证性设计的模拟分析  41-42
  4.4 译码逻辑的功能验证  42-44
    4.4.1 译码逻辑的验证方案  42-43
    4.4.2 译码逻辑验证的模拟分析  43-44
  4.5 写操作逻辑的正确性验证  44-45
    4.5.1 写操作逻辑的验证方案  44-45
    4.5.2 写操作逻辑的模拟分析  45
  4.6 测试冗余列设计  45-48
    4.6.1 冗余列电路设计  46-47
    4.6.2 冗余列电路模拟分析  47-48
  4.7 小结  48-50
第五章 SRAM 版图设计以及版图后模拟  50-66
  5.1 层次化全定制版图设计  50-54
    5.1.1 全定制版图设计流程  50-53
    5.1.2 SRAM 版图整体布局规划  53-54
  5.2 SRAM 单元模块的版图设计  54-57
  5.3 电源地网络的设计  57-62
    5.3.1 芯片的功耗估计和分析  58
    5.3.2 全局电源的定义  58
    5.3.3 电源环线设计  58-59
    5.3.4 电源条线设计  59-61
    5.3.5 IR Drop 分析  61-62
  5.4 SRAM 版图后模拟验证  62-65
    5.4.1 寄生参数的提取  62
    5.4.2 版图后模拟  62-65
  5.5 小结  65-66
第六章结束语  66-68
  6.1 课题工作总结  66
  6.2 未来工作展望  66-68
致谢  68-69
参考文献  69-72
作者在学期间取得的学术成果  72

相似论文

PXI高性能数字I/O模块研制,TP274
多功能车辆总线控制器MVBC综合验证研究,TP273
蛋内注射leptin对肉鸡肝脏胆固醇代谢相关基因及microRNA表达的影响,S831
深亚微米SRAM存储单元稳定性研究,TP333
纳米晶存储器灵敏放大器电路的设计与实现,TP333
禾谷镰刀菌蛋白激酶基因PUF1功能验证,S435.121
卷积码编译码算法研究及其FPGA实现,TN791
基于OVM的SoC功能验证系统的设计与实现,TN47
基于OVM架构的EPA芯片验证的研究,TN406
65nm工艺下嵌入式SRAM技术的研究与实现,TP333
SRAM型FPGA单粒子故障传播特性与测试方法研究,V467
LDPC码的编译码算法研究与实现,TN911.22
数字信号处理器存储器系统设计,TP333
LDPC码译码器的可重构设计,TN911.22
Reed-Solomon译码器实现研究,TN762
高密度阻变存储器的设计,TP333
CPM信号解调技术研究,TN911.3
H.264/AVC视频解码器的设计及其SoC实现,TN764
一种片上图形加速系统功能验证方法研究,TN47
高速低功耗嵌入式SRAM的设计研究,TP333
LDPC码译码算法的FPGA设计与实现,TN791