学位论文 > 优秀研究生学位论文题录展示

基于分离传输的网络处理器片上总线设计与实现

作　者: 刘培彦
导　师: 郝跃
学　校: 西安电子科技大学
专　业: 微电子学与固体电子学
关键词: 网络处理器 SoC 片上总线分离传输仲裁器 PLB-AHB总线桥SVA
分类号: TN47
类　型: 硕士论文
年　份: 2011年
下　载: 20次
引　用: 0次
阅　读: 论文下载

内容摘要

随着大规模集成电路和半导体工艺的发展,片上系统(SoC)越来越广泛地被应用到各个领域。板级和ASlC中的总线结构己无法满足复杂的芯片要求,片上总线(On Chip Bus,OCB)设计技术己成为目前SoC设计的一个关键技术。如何方便快捷地集成IP核,使得SoC中各个功能模块的信息交互高效进行,是该领域亟需解决的问题。本文为网络处理器XDNP的异构多核系统设计了一种高性能的片上总线结构。该总线结构采用了两层总线来实现,分为控制平面层总线和数据平面层总线。我们在设计数据平面总线时,采用了基于分离传输的总线连接,并为该总线设计了基于混合优先级仲裁算法的总线仲裁器,以保证系统中主设备总线使用权的公平性和优先性。控制平面层总线则主要包括两部分:AHB总线和PLB-AHB总线桥。PLB-AHB总线桥实现了具有PLB总线接口的处理器能够和具有AHB总线接口的从设备之间的通信。本文中设计PLB-AHB总线桥,是为了使得具有AHB总线接口的网络处理器系统可以在Xilinx系列的FPGA板中测试验证。在片上总线的验证过程中,本文采用了仿真验证和断言验证(SVA)相结合的验证方法,来进一步保证设计模块的正确性。同时利用断言快速查找和定位设计缺陷的优点,提高了验证效率。在完成功能验证的工作之后,本文搭建了性能对比平台,得出了采用分离总线结构的网络处理器系统,总线吞吐率达到5.8Gbps,相比使用AHB共享总线连接,效率提升2.3倍,平均时延降低了45%。最后,本文使用SYNOPSYS公司的Design Compile工具对片上总线设计模块进行了综合,综合结果表明,片上总线模块在250MHz下的满足时序上的要求,能够达到设计规格中片上总线工作频率为232MHz的设计指标。

全文目录

摘要  5-6
Abstract  6-9
第一章绪论  9-13
  1.1 研究背景  9
  1.2 课题简介  9-11
  1.3 论文主要工作和论文结构安排  11-13
第二章 SoC 设计和片上总线技术  13-21
  2.1 SoC 的设计方法  13-14
  2.2 片上总线技术  14-17
    2.2.1 片上总线的背景  14-15
    2.2.2 基于片上总线的SoC 结构  15-16
    2.2.3 片上总线结构中的仲裁  16-17
  2.3 基于分离传输的片上总线  17-19
  2.4 本章小结  19-21
第三章网络处理器的片上总线结构  21-36
  3.1 XDNP 总线的总体结构  21-24
    3.1.1 控制平面总线  22-23
    3.1.2 数据平面总线  23-24
  3.2 数据平面的分离总线结构  24-26
  3.3 分离总线接口模块设计  26-31
    3.3.1 主设备总线接口模块设计  27-30
    3.3.2 从设备总线接口模块设计  30-31
  3.4 分离总线仲裁器设计  31-35
    3.4.1 分离总线仲裁算法介绍  32-33
    3.4.2 仲裁器的电路结构实现  33-35
  3.5 本章小结  35-36
第四章控制平面总线桥设计实现  36-48
  4.1 PLB 和AHB 总线简介  36-38
    4.1.1 PLB 总线简介  36-37
    4.1.2 AHB 总线简介  37-38
  4.2 PLB 总线和AHB 总线对比分析  38-42
    4.2.1 等待周期不同  39-41
    4.2.2 传输终止方式不同  41-42
  4.3 PLB_AHB 总线桥的设计实现  42-47
    4.3.1 控制信号编码转换  43-45
    4.3.2 控制信号时序转换  45-47
  4.4 本章小结  47-48
第五章片上总线功能验证和性能分析  48-66
  5.1 验证方法简介  48-50
    5.1.1 常用的验证方法  48-49
    5.1.2 提高验证效率的方法  49-50
  5.2 XDNP 片上总线仿真验证  50-59
    5.2.1 分离总线接口信号验证  50-53
    5.2.2 总线仲裁器验证  53-55
    5.2.3 总线桥验证  55-59
  5.3 XDNP 片上总线断言验证  59-62
  5.4 XDNP 片上总线性能分析  62-64
  5.5 本章小结  64-66
第六章结束语  66-67
致谢  67-68
参考文献  68-71
研究成果  71-72
附录1 修改波形显示的TCL 脚本  72-73
附录2 总线验证的汇编程序  73-74
附录3 设计中的断言模块  74-78

基于分离传输的网络处理器片上总线设计与实现

内容摘要

全文目录

相似论文