学位论文 > 优秀研究生学位论文题录展示

SoC芯片的低功耗物理设计研究

作 者: 鲍进威
导 师: 欧钢
学 校: 国防科学技术大学
专 业: 信息与通信工程
关键词: SoC 低功耗设计 布局规划 门控时钟 时钟网络 功耗分析
分类号: TN47
类 型: 硕士论文
年 份: 2011年
下 载: 50次
引 用: 0次
阅 读: 论文下载
 

内容摘要


随着半导体工艺的迅猛发展,设计规模和集成度不断提高,集成电路(IC,integrated circuit)已进入了SoC(system on chip)时代。然后功耗却是SoC设计的一个瓶颈问题,它已成为与面积和性能同等重要的设计目标。因此低功耗设计已成为SoC设计最严峻的挑战之一。本文主要研究了一款SoC芯片低功耗设计方法。设计目的是在保证性能的前提下,达到很低的功耗要求。为了达到低SoC芯片的功耗设计要求,本文从芯片布局规划门控时钟插入以及时钟网络设计三个方面加以研究。首先,论文从布局规划着手。提出了具有多芯片封装结构的SoC芯片的合理布局方法,包括芯片面积的确定,输入输出管脚(IO Pad)、IP(intellectual property)硬核放置规划;同时论文提出了一种针对多金属层芯片设计的电源网络设计方法,该方法以较少的布线资源实现了电源的充分连接,为芯片的后期布局布线提供了更充足的布线资源。其次,论文通过模块间以及模块内部门控时钟的合理插入实现了芯片功耗的动态管理,从而保证低功耗设计的要求。最后,论文通过对现有时钟网络结构的分析,提出两种时钟网络设计方案:一种是改进的时钟网格(mesh)+局部树(local tree)MLT结构的设计方法——时钟网格(mesh)+局部树自动综合(local tree auto synthesis)MLTAS设计,该方法能够有效的减少缓冲器数量,减小时钟偏差;另一种是低功耗时钟树综合(LPCTS low power clock tree synthesis),该方法能够缩短设计周期。将两种方法加以对比,最终选择LPCTS作为芯片低功耗设计更为合理的时钟网络设计方法。本论文研究的SoC芯片采用0.18um工艺,具有6层布线金属层,并基于标准单元的设计模式进行设计,运用Cadence公司的Encounter工具加以实现。通过对芯片进行了电压降(IR Drop)和功耗的仿真分析,验证了功耗的完整性,满足了低功耗设计的要求。最后将仿真与实测结果进行对比,验证了芯片设计的正确性。

全文目录


摘要  10-11
ABSTRACT  11-12
第一章 绪论  12-18
  1.1 课题背景  12-13
  1.2 SOC低功耗研究现状  13-14
  1.3 SOC芯片低功耗设计流程及设计要点  14-16
  1.4 论文结构  16-18
第二章 低功耗设计概论  18-30
  2.1 功耗概述  18-20
    2.1.1 静态功耗  18
    2.1.2 动态功耗  18-20
    2.1.3 存储器功耗  20
  2.2 功耗对系统的影响  20-21
  2.3 低功耗设计方法  21-29
    2.3.1 版图级低功耗技术  22-23
    2.3.2 门控时钟技术  23-26
    2.3.3 时钟网络低功耗设计  26-29
  2.4 小结  29-30
第三章 布局规划和门控时钟的实现  30-40
  3.1 布局规划  30-36
    3.1.1 芯片面积的确定  30-31
    3.1.2 IO Pad的放置规划  31-33
    3.1.3 IP硬核的放置规划  33-34
    3.1.4 电源网络设计  34-36
  3.2 门控时钟的实现  36-39
    3.2.1 芯片门控时钟的插入  36-38
    3.2.2 模块的门控功耗  38-39
  3.3 小结  39-40
第四章 时钟网络设计  40-54
  4.1 时钟网络设计的相关概念  40-42
  4.2 SOC芯片时钟网络设计  42-53
    4.2.1 MLTAS设计  42-46
    4.2.2 低功耗时钟树综合设计  46-53
    4.2.3 MLTAS设计和LPCTS设计的结果比较  53
  4.3 小结  53-54
第五章 功耗分析  54-62
  5.1 静态功耗分析  54-55
  5.2 动态功耗分析  55-56
  5.3 电压降分析和电子迁移分析  56
  5.4 SOC芯片的功耗分析  56-61
  5.5 小结  61-62
第六章 结束语  62-64
  6.1 本文主要工作  62
  6.2 后续工作与展望  62-64
致谢  64-65
参考文献  65-70
作者在学期间取得的学术成果  70

相似论文

  1. 物流园区布局规划与建设方案,F259.2
  2. 基于VHDL/FPGA的嵌入式UART的设计及FPGA验证,TN47
  3. NUCSoC芯片的物理设计,TN47
  4. 基于RSA和Eflash的安全SOC设计,TN47
  5. 基于OVM的SoC功能验证系统的设计与实现,TN47
  6. 卫星导航SoC设计验证平台的研究与实现,TN47
  7. 两种常用密码系统的功耗分析方法研究与实验验证,TP309
  8. 公路运输枢纽规划布局及评价研究,U492.1
  9. 晋江市区域交通规划研究与实践,U491.12
  10. 新疆乌昌区域公路客运枢纽规划研究,F542
  11. 西安国际化大都市公路交通规划,U491.12
  12. 一种PC架构32位SOC系统结构的研究与设计,TP303
  13. 安全智能卡SoC芯片的通讯接口设计与实现,TN47
  14. 电动单轨吊动力锂电池组智能管理系统的研究,TM912
  15. 独立光伏系统的研究与实现,TM912
  16. 基于MSP430电能表的设计研究与应用,TM933.4
  17. 电池充放电监控管理软件研究与设计,TM912
  18. 城市街区混合功能开发规划研究,TU984.111
  19. 徐州公路主枢纽客运站布局规划研究,U492.1
  20. 高速公路出入口区域土地利用与布局规划研究,F301

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 大规模集成电路、超大规模集成电路
© 2012 www.xueweilunwen.com