学位论文 > 优秀研究生学位论文题录展示

基于CircularScan结构的低费用测试方法研究

作　者: 戴冬梅
导　师: 尤志强；陈波
学　校: 湖南大学
专　业: 软件工程
关键词: 可测性设计 全扫描测试 测试应用时间 测试数据量
分类号: TN47
类　型: 硕士论文
年　份: 2010年
下　载: 5次
引　用: 0次
阅　读: 论文下载
 

内容摘要


全扫描设计通过提升电路的可控制性和可观察性,大大降低了测试生成的复杂度,被认为是最有效的可测性设计方法之一。全扫描设计中的数据包括测试激励数据以及测试响应所对应的期待响应值。一般来说,这些数据都需要预存在自动测试设备(ATE)的存储器中。随着电路规模的不断扩大,海量测试数据的存储费用成了人们关注的话题,对测试数据进行压缩势在必行。人们提出了很多针对测试激励数据的压缩方法,而CircularScan结构就是这许多解决方案中较有效的一种。在原有的CircularScan结构中,扫描单元被组成多条循环移位的扫描链,整个测试激励数据输入过程流水进行,且同一时刻最多只能选择某一扫描链进行数据修改。该结构将前一次扫描测试周期的测试响应合理修改后作为下一测试周期的测试向量,在保持了原有的扫描输入个数的情况下降低了测试数据量和测试应。用时间。然而,如果同一时刻有多条扫描链的数据位需要修改时,只能重复循环移位的过程。这样,测试应用时间成倍增长,以致需长时间占用ATE,而ATE非常昂贵。因此,如何减少CircularScan结构的测试应用时间,降低测试费用是亟待解决的问题。本文在原有结构中引入时钟控制信号,当同一扫描层中出现k个冲突位需要更新的数据位时,原有结构需要重复循环移位过程k次；而在改进的CircularScan结构中,通过设置控制信号连续k-1个时刻内为0,可以一直按原有结构的方式对此扫描层进行数据更新操作,直至当前所需修改数据位均被处理。针对提出改进的CircularScan结构进行了仿真试验。我们利用ATPG工具"TestGen"产生带不确定位X值的测试集,用故障模拟器HOPE进行故障模拟。对于ISCAS’89标准电路,当移位的扫描链条数为16,原CircularScan结构中测试应用时间平均降低63.7%,最高达81.5%,改进的CircularScan结构平均降低87.5%,最高达92.4%。当移位的扫描链条数为8,16和32时,相比原始的CircularScan结构,改进结构的测试数据量分别平均降低56.3%,55.9%以及52.5%,最高分别达68.2%,68.9%以及70.8%。实验结果表明改进的CircularScan结构大大地降低了测试应用时间和测试数据量,从而使这个技术更具有实际应用价值。

全文目录


摘要  5-6
Abstract  6-10
插图索引  10-11
附表索引  11-12
第1章 绪论  12-18
  1.1 课题研究背景  12-13
  1.2 基于扫描设计的研究概况  13-15
    1.2.1 测试应用时间缩短技术  14
    1.2.2 测试数据压缩技术  14-15
  1.3 测试面临的挑战  15-16
  1.4 本课题研究意义  16-17
  1.5 课题研究的内容与组织结构  17-18
    1.5.1 课题研究的内容  17
    1.5.2 本文组织结构  17-18
第2章 数字电路测试中的基本概念和扫描设计  18-35
  2.1 基本概念  18-19
  2.2 基本的电路测试技术和方法  19-23
    2.2.1 功能测试和结构测试  19-20
    2.2.2 故障模型  20
    2.2.3 可测试性分析  20-21
    2.2.4 自动测试向量生成  21-22
    2.2.5 故障模拟  22-23
  2.3 可测试性设计技术  23-27
    2.3.1 可测试性设计的目标  23
    2.3.2 可测试性设计技术分类  23-27
  2.4 测试数据压缩方法  27-30
    2.4.1 测试压缩基本原理  28
    2.4.2 测试激励压缩  28-29
    2.4.3 测试响应压缩  29-30
  2.5 低费用低功耗可测试性设计研究现状  30-33
  2.6 小结  33-35
第3章 一种改进的CircularScan结构  35-40
  3.1 引言  35
  3.2 CircularScan结构  35-38
  3.3 改进的CircularScan结构  38-39
  3.4 小结  39-40
第4章 仿真实验与分析  40-50
  4.1 故障模拟软件HOPE原理介绍  40-43
    4.1.1 基本概念  40-41
    4.1.2 减少并行模拟的故障数  41-42
    4.1.3 故障注入策略  42
    4.1.4 故障分组策略  42-43
  4.2 HOPE软件的相关操作介绍  43-44
  4.3 实验结果及分析  44-49
    4.3.1 实验流程  44-45
    4.3.2 测试应用时间  45-48
    4.3.3 测试数据量  48-49
  4.4 小结  49-50
结论  50-52
参考文献  52-56
附录A 攻读硕士学位期间的主要研究成果  56-57
致谢  57

相似论文

  1. 寄存器文件的可测性设计与实现,TN407
  2. 复杂数字电路板的可测性研究,TN407
  3. IRFPA读出电路设计测试及可测性设计研究,TN215
  4. 边界扫描测试与故障诊断系统开发,TN607
  5. 数字电路测试中扩展相容性多扫描树设计,TN79
  6. 多化学智能充电管理芯片的设计与实现,TM910.6
  7. 基于树形向量解压缩器降低测试数据量的研究,TN407
  8. SoC测试优化及其应用技术研究,TN407
  9. 集成处理器仿真平台SOPC系统可测性方法研究,TN47
  10. SOC可测性技术研究与实现,TN407
  11. GPS基带芯片的可测性设计研究,P228.4
  12. Buck型DC-DC变换器的设计及稳定性分析,TM46
  13. 嵌入式存储器的可测性设计及测试算法研究,TP333.8
  14. 45纳米制成移动处理器测试方法研究,TP332
  15. 一种FPGA嵌入式块RAM设计,TP333
  16. 动态扩展相容性扫描树,TN407
  17. 系统级嵌入式测试技术研究,TP368.1
  18. RTL数据通路内部功能模块产生测试向量方法研究,TN407
  19. 模拟电路测点优选与测试生成方法研究,TN710
  20. 边界扫描测试算法和BIST技术的研究与实现,TN407

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 大规模集成电路、超大规模集成电路
© 2012 www.xueweilunwen.com