学位论文 > 优秀研究生学位论文题录展示

SOC可测性技术研究与实现

作　者: 王帅
导　师: 付永庆
学　校: 哈尔滨工程大学
专　业: 信号与信息处理
关键词: SOC测试可测性设计 IEEE 1500标准 TAM结构测试调度
分类号: TN407
类　型: 硕士论文
年　份: 2011年
下　载: 53次
引　用: 0次
阅　读: 论文下载

内容摘要

随着集成电路制造技术的提高,集成电路的规模越来越大,可以在单一芯片上实现原来由多个芯片才能完成的复杂系统,这就是单芯片系统(System-on-a-Chip, SOC)。单芯片系统采用IP核复用的设计方法,将整个系统映射到单个芯片上,它的产生加快了产品开发速度,缩小体积、提高系统的性能,得到了广泛的应用。然而随着SOC内IP核数目的增多,对IP核的测试访问也变得越发困难,这给SOC测试带来了巨大挑战。本文在IEEE 1500标准的基础上,对SOC测试结构进行了研究和实现。本文首先介绍了SOC可测性设计技术,深入研究了IEEE1500标准和测试调度算法,设计并实现了SOC测试演示平台。测试平台包括硬件部分和软件部分,硬件部分采用上位机+接口电路+FPGA的结构方式,在FPGA内搭建符合IEEE1500标准的可测性被测电路,并设计测试调度控制器解析上层控制指令,产生IEEE1500标准规定的控制信号,完成对IP核的测试。软件部分主要是通过上位机产生测试向量和上层控制指令,控制对被测电路的故障检测。本文设计的测试平台通过测试调度算法合理分配测试总线和测试顺序,实现多个IP核的并行测试,提高测试效率。经过功能和技术指标测试,本文设计的SOC测试实验平台工作稳定,性能可靠,直观模拟演示整个SOC测试过程,有很好的应用研究价值。

全文目录

摘要  5-6
ABSTRACT  6-9
第1章绪论  9-16
  1.1 课题背景  9-10
  1.2 SOC设计方法  10-11
  1.3 可测性设计技术  11-15
    1.3.1 故障模型  11-12
    1.3.2 测试生成  12
    1.3.3 扫描测试设计  12-14
    1.3.4 内建自测试  14-15
    1.3.5 边界扫描设计  15
  1.4 本文主要研究内容  15-16
第2章 SOC的测试体系结构  16-30
  2.1 引言  16
  2.2 SOC测试结构  16-17
  2.3 基于IEEE 1500标准的测试封装  17-26
    2.3.1 IEEE 1500标准  17-18
    2.3.2 基于IEEE 1500标准的测试壳结构  18-23
    2.3.3 测试壳指令集  23-24
    2.3.4 测试壳加装  24-26
  2.4 测试访问机制(TAM)  26-29
  2.5 本章小结  29-30
第3章 SOC测试调度方法  30-37
  3.1 引言  30-31
  3.2 测试调度方法分析  31-34
    3.2.1 整数线性规划(ILP)  31-33
    3.2.2 装箱问题  33-34
  3.3 仿真实验  34-36
  3.4 本章小结  36-37
第4章 SOC测试实验平台硬件结构设计  37-51
  4.1 硬件设计思路  37-38
    4.1.1 SOC测试实验平台设计目标  37
    4.1.2 硬件平台方案  37-38
  4.2 具体模块电路设计  38-41
    4.2.2 数据传输接口设计  38-39
    4.2.3 控制电路设计  39-40
    4.2.4 显示电路设计  40-41
  4.3 SOC测试调度控制器设计  41-48
    4.3.1 测试调度控制器整体逻辑规划  41-43
    4.3.2 测试调度控制器内各部分结构设计  43-48
  4.4 DSP功能描述  48-50
  4.5 本章小结  50-51
第5章 SOC测试实验平台软件体系结构  51-56
  5.1 SOC测试实验平台软件界面  51
  5.2 被测核选择及故障注入部分  51-53
  5.3 测试调度结果的生成及显示部分  53-55
  5.4 测试数据传递部分  55
  5.5 故障分析部分  55
  5.6 本章小结  55-56
第6章实验验证  56-64
  6.1 功能测试  56-58
  6.2 单故障测试  58-60
  6.3 多个IP核测试调度分配实验  60-63
  6.4 本章小结  63-64
结论  64-66
参考文献  66-70
攻读硕士学位期间发表的论文和取得的科研成果  70-71
致谢  71

SOC可测性技术研究与实现

内容摘要

全文目录

相似论文