学位论文 > 优秀研究生学位论文题录展示

基于树形向量解压缩器降低测试数据量的研究

作 者: 易东严
导 师: 尤志强
学 校: 湖南大学
专 业: 软件工程
关键词: 全扫描设计 测试费用 树形解压缩器 可测性设计
分类号: TN407
类 型: 硕士论文
年 份: 2009年
下 载: 4次
引 用: 1次
阅 读: 论文下载
 

内容摘要


为了保证集成电路产品的质量,测试是必不可少的一个环节,然而被测电路的日益复杂和高度集成使得测试越来越困难,测试代价越来越高。为了降低测试成本,需要把使电路变得易测的目标纳入设计规范。通过添加硬件或者改变电路结构,使所设计的电路易于测试,即进行可测性设计。全扫描测试是最有效和流行的可测性设计技术之一。全扫描测试技术将时序电路的测试产生问题转化为组合电路的测试产生问题,降低了测试生成的复杂度,并提高了故障覆盖率。但是,测试应用时间、测试数据量和测试功耗都大大增加。目前,人们提出了许多方法以降低扫描测试的费用。BAST(BIST-Aided Scan Test)技术被提出来以减少测试激励数据量和测试应用时间。该测试结构通过使用伪随机测试向量生成器(PRPG)和多输入信号分析器(MISR),降低了测试激励数据量,节省自动测试设备(ATE)中的存储资源。BAST扫描结构中还包含有翻转控制块,解码块和X屏蔽块。其中翻转控制块的作用是解决伪随机测试生成与自动测试向量生成器(ATPG)生成的测试向量中有冲突的确定位。当ATPG生成的测试向量所含的确定位较多时,BAST伪随机生成的测试向量与ATPG可能有较多的冲突位需要翻转,每翻转一次都需要一个周期的时间,因而增加了测试周期,测试数据的压缩率也必然会降低。另外,BAST结构绝大部分采用伪随机的测试向量,要降低测试功耗比较困难。针对BAST中的缺点,本文设计了一个树形解压缩器。该解压缩器仅由异或门组成,以完全二叉树的形式展开。该解压缩器的少数输出端需要大部分的输入端确定,而且该结构对其输出值的确定关系类似于扫描链中确定位的分布概率,降低测试过程中需要翻转的次数,降低了测试数据量,从而降低了存储在ATE中的数据量和测试需要的外接引脚,达到了降低测试费用的目的。针对该结构本文提出了相适应的算法,该算法对ATPG的测试向量进行编码求解,尽可能使该解压缩器的输出与ATPG测试向量中确定位的没有冲突。如果匹配过程中,对ATPG中的某一个测试向量无法得到解,那么算法会选择一个近似最优的解,使得到的结果与ATPG测试向量中的确定位的冲突较少,从而降低测试所需的周期数,进一步降低测试应用时间和测试数据量。实验结果表明,对于ISCAS’89标准电路,该方案用较小的硬件代价,有效地降低了测试数据量,并且故障覆盖率没有降低。

全文目录


摘要  5-6
Abstract  6-8
目录  8-10
插图索引  10-12
附表索引  12-13
第1章 绪论  13-19
  1.1 引言  13-14
  1.2 可测性设计与测试概况及意义  14-16
  1.3 本文研究的目的和意义  16-18
  1.4 主要工作  18
  1.5 本文的结构  18-19
第2章 集成电路测试的基本理论  19-35
  2.1 引言  19
  2.2 集成电路测试中的基本知识  19-26
    2.2.1 故障和故障模型  19-21
    2.2.2 测试生成  21-22
    2.2.3 测试生成算法  22-26
  2.3 电路模型、测试生成、故障模型和覆盖评估准则的关系  26-27
  2.4 可测试性设计常用方法  27-33
    2.4.1 测试点插入技术  27-28
    2.4.2 扫描设计  28-32
    2.4.3 内建自测试  32-33
  2.5 测试压缩的方法  33
    2.5.1 测试激励压缩  33
    2.5.2 测试响应压缩  33
  2.6 小结  33-35
第3章 树形向量解压缩器  35-43
  3.1 引言  35
  3.2 树形向量解压缩器  35-38
    3.2.1 BAST 扫描结构  35-37
    3.2.2 基本构造及原理  37-38
  3.3 翻转控制的实现  38-42
    3.3.1 解码块  38-40
    3.3.2 信号控制  40
    3.3.3 翻转的实现  40-42
  3.4 小结  42-43
第4章 一种基于树形向量解压缩器的算法  43-52
  4.1 引言  43
  4.2 压缩算法  43-50
    4.2.1 算法流程  43-45
    4.2.2 输入输出关系  45-46
    4.2.3 压缩算法的实现  46-50
  4.3 实验结果与分析  50-51
    4.3.1 试验过程  50-51
    4.3.2 实验结果分析  51
  4.4 小结  51-52
结束语  52-54
参考文献  54-58
附录A 攻读硕士学位期间发表的论文和参加的项目  58-59
致谢  59

相似论文

  1. 寄存器文件的可测性设计与实现,TN407
  2. 复杂数字电路板的可测性研究,TN407
  3. IRFPA读出电路设计测试及可测性设计研究,TN215
  4. 边界扫描测试与故障诊断系统开发,TN607
  5. 数字电路测试中扩展相容性多扫描树设计,TN79
  6. 多化学智能充电管理芯片的设计与实现,TM910.6
  7. SoC测试优化及其应用技术研究,TN407
  8. 集成处理器仿真平台SOPC系统可测性方法研究,TN47
  9. SOC可测性技术研究与实现,TN407
  10. GPS基带芯片的可测性设计研究,P228.4
  11. Buck型DC-DC变换器的设计及稳定性分析,TM46
  12. 嵌入式存储器的可测性设计及测试算法研究,TP333.8
  13. 45纳米制成移动处理器测试方法研究,TP332
  14. 一种FPGA嵌入式块RAM设计,TP333
  15. 基于CircularScan结构的低费用测试方法研究,TN47
  16. 系统级嵌入式测试技术研究,TP368.1
  17. RTL数据通路内部功能模块产生测试向量方法研究,TN407
  18. 模拟电路测点优选与测试生成方法研究,TN710
  19. 边界扫描测试算法和BIST技术的研究与实现,TN407
  20. 多板卡电子系统的可测性设计与实现,TN407

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 测试和检验
© 2012 www.xueweilunwen.com