学位论文 > 优秀研究生学位论文题录展示

TD-LTE Femtocell发送端设计与基于多核DSP的实现

作　者: 罗珅
导　师: 田宝玉
学　校: 北京邮电大学
专　业: 信号与信息处理
关键词: TD-LTE物理层家庭基站多核DSP处理器并行计算信道编码算法优化
分类号: TP368.12
类　型: 硕士论文
年　份: 2010年
下　载: 190次
引　用: 0次
阅　读: 论文下载

内容摘要

LTE (Long Term Evolution)是由3GPP主导的,集成了OFDM和MIMO等先进空中接口技术的新一代无线通信标准,以其下行100M和上行50M的宽带无线通信能力备受业界所青睐。但LTE系统,在提高空中接口速率的同时,也对网络设备的处理能力提出了更高的要求。Femtocell(家庭基站)是一种针对3G和B3G无线通信网络中宽带数据业务需求旺盛而宏蜂窝室内覆盖效果不理想的矛盾所提出的,有效降低网络接入成本的产品解决方案。作为通信系统中的辅助网元,能否有效的减低设备成本显然是决定Femtocell商用前景的重要因素。对于TD-LTE Femtocell的设计,在保证处理速率的同时,降低计算的复杂度,最终降低硬件成本,是系统设计的首要目标。picoArray多核DSP处理芯片以其强大的并行处理能力和灵活的设计理念为TD-LTE Femtocell的实现提供了理想的硬件平台。本文主要介绍了TD-LTE Femtocell在多核DSP处理器上的设计与实现,以及为使系统处理能力达到实时通信系统的需求而进行的优化工作。论文分析了picoArray平台上不同种类处理器的特点,根据系统各个子模块对于处理能力和存储能力的不同需求灵活的进行了系统的设计。提高系统的并行性和降低计算复杂度是本文工作的核心,文章中从改进编码算法和提高多核并行处理效率两个主要方面开展工作,最终达到了系统的设计目标。

全文目录

摘要  4-5
Abstract  5-9
第1章绪论  9-17
  1.1 移动通信的技术发展概述  9-10
    1.1.1 移动通信发展史  9
    1.1.2 我国移动通信的发展  9-10
  1.2 TD-LTE通信系统概述  10-12
    1.2.1 TD-LTE的引入背景  10-11
    1.2.2 TD-LTE的技术指标  11
    1.2.3 TD-LTE空中接口的关键技术  11-12
  1.3 Femtocell概述  12-14
    1.3.1 Femtocell的应用场景  12
    1.3.2 Femtocell的技术特点  12-13
    1.3.3 Femtocell的发展前景  13-14
  1.4 DSP项目开发流程概述  14-15
  1.5 论文的研究价值及主要安排  15-17
    1.5.1 文章的主要贡献  15
    1.5.2 本文的研究范围及结构  15-17
第2章 TD-LTE系统简介和FEMTOCELL仿真平台的设计  17-39
  2.1 LTE技术特点  17-20
    2.1.1 LTE系统的总体目标  17
    2.1.2 LTE系统性能需求  17-19
    2.1.3 LTE物理层概述  19-20
  2.2 LTE系统中的复用与信道编码技术  20-31
    2.2.1 循环冗余检验(CRC)计算  20-21
    2.2.2 码块分割及码块CRC添加  21-23
    2.2.3 信道编码  23-28
    2.2.4 速率匹配  28-30
    2.2.5 码块级联  30-31
  2.3 TD-LTE Femtocell系统设计  31-38
    2.3.1 Femtocell在E-UTRAN中的位置  31
    2.3.2 Femtocell系统参数设定  31-32
    2.3.3 系统功能分解和平台设计  32-34
    2.3.4 系统处理速率推算  34-35
    2.3.5 处理算法的进一步优化  35-38
  2.4 本章小结  38-39
第3章多核DSP开发技术  39-57
  3.1 并行计算技术  39-43
    3.1.1 并行性基本概念  39-40
    3.1.2 并行性的开发策略  40-41
    3.1.3 并行计算机系统的加速比  41
    3.1.4 SIMD阵列处理机  41-43
  3.2 PicoChip多核DSP平台  43-49
    3.2.1 PicoArray架构  43-44
    3.2.2 AE处理能力分析  44-46
    3.2.3 多核通信  46
    3.2.4 pico外部设备  46-47
    3.2.5 Pico平台软件开发  47-49
  3.3 从仿真到硬件  49-51
    3.3.1 从线性程序结构到状态机设计  50
    3.3.2 从浮点算法到定点算法  50
    3.3.3 从非实时到实时系统  50-51
    3.3.4 从无限到有限的系统资源  51
  3.4 处理时间优化方法  51-53
    3.4.1 链路级并行  51-52
    3.4.2 模块级并行  52
    3.4.3 流程级并行  52
    3.4.4 系统时序设计  52-53
  3.5 代码空间优化方法  53-54
  3.6 系统异常处理方法  54-55
    3.6.1 死锁的预防  54-55
    3.6.2 异常信息的收集  55
  3.7 本章小结  55-57
第4章 FEMTOCELL发送端比特处理的多核DSP实现  57-87
  4.1 Femtocell硬件系统模块设计  57-64
    4.1.1 系统设计及发送端比特处理在系统中的位置  57-59
    4.1.2 发送端比特处理系统设计  59-64
  4.2 Femtocell子模块设计与实现  64-77
    4.2.1 控制子模块设计与实现  64-68
    4.2.2 CRC处理模块设计与实现  68-72
    4.2.3 速率匹配模块设计与实现  72-77
  4.3 系统集成和综合测试  77-85
    4.3.1 系统集成  77-78
    4.3.2 系统测试  78-85
  4.4 本章小结  85-87
第5章论文总结  87-88
参考文献  88-90
致谢  90-91
硕士研究生在读期间发表论文  91

TD-LTE Femtocell发送端设计与基于多核DSP的实现

内容摘要

全文目录

相似论文