学位论文 > 优秀研究生学位论文题录展示

多制式视频显示后处理芯片架构与主控模块的研究设计

作　者: 史超
导　师: 姚素英
学　校: 天津大学
专　业: 微电子学与固体电子学
关键词: 多制式模拟视频前端低功耗状态机现场可编程门阵列
分类号: TN402
类　型: 硕士论文
年　份: 2010年
下　载: 21次
引　用: 0次
阅　读: 论文下载

内容摘要

多制式视频显示后处理芯片是面向计算机和高清显示设备设计研发的,主要功能是完成标准制式的计算机显示时序以及高清标准显示时序之间的转换。该芯片包括模拟前端(AFE),主控模块,非线性缩放,人脸肤色增强几个核心单元联合实现。该多制式视频显示后处理芯片可应用于多种环境,例如可作为多媒体液晶显示屏显示设备使用芯片,数字高清电视显示芯片,阴极射线管和投影设备显示芯片,等离子体显示使用的芯片等。本文主要介绍了芯片的低功耗架构、模式识别模块、像素时钟生成模块等模块的研究理论和设计过程及验证结果。其中AFE包括模式识别模块和像素时钟生成模块。模式识别的主要功能是识别出输入的视频信号的制式,但由于输入的信号可能出现干扰和噪声等一些关于信号完整性的问题,并且还可能出现亚稳态情况,如果将这些信号直接进行识别可能会导致像素时钟生成错误、缩放系数计算错误,因此在设计该模块时必须加入各种校正功能。像素时钟生成模块的主要功能是使生成的像素时钟频率随输入视频进行动态变化,并且用户可配置像素时钟的相位,以要求像素时钟和输入的行同步信号相位相对对齐,即在用户配置相位后整体像素时钟与原来相位保持恒定不变。主控模块是多制式视频显示后处理芯片中的核心控制部分,它运用了低功耗设计思想,并控制了模拟视频前端、I2C从设备、缩放模块、查找表模块、输出时序控制模块以及肤色增强模块的数据交互问题,并作为仲裁器控制芯片内部总线的仲裁,防止总线冲突。片内总线采用的是简化的Wishbone协议,在本设计中,由于视频数据大量并且时钟周期频率高,因此,设计Wishbone接口时难点在于电路的速度。本文首先讨论了各个模块设计的理论依据,然后采用至顶向下的设计方法,对各个子模块进行了更为具体的结构划分和设计。根据模块的划分完成了RTL代码的编写,最后在FPGA开发板上实现。

全文目录

摘要  3-4
ABSTRACT  4-7
第一章绪论  7-11
  1.1 课题背景  7-8
  1.2 低功耗视频芯片的发展现状与前景分析  8-10
  1.3 研发过程和论文结构  10-11
第二章多制式视频后处理芯片架构研究  11-18
  2.1 芯片功能  11
  2.2 芯片架构  11-13
  2.3 芯片低功耗设计  13-18
    2.3.1 设计原则  13-14
    2.3.2 设计方法  14-18
第三章主控模块低功耗理论及设计  18-33
  3.1 片上总线的选择及理论依据  18-24
    3.1.1 Wishbone 优缺点及其时序  18-21
    3.1.2 内部总线的寄存器划分  21-24
  3.2 主控模块设计  24-28
    3.2.1 接口信号及功能定义  24-25
    3.2.2 主控模块的低功耗状态机设计  25-28
  3.3 内部片上总线设计  28-33
    3.3.1 内部片上总线架构  28-29
    3.3.2 总线上主设备设计  29-31
    3.3.3 总线上从设备设计  31-33
第四章 AFE 理论及设计  33-56
  4.1 模式识别的理论研究  33-39
    4.1.1 芯片支持的I/O 标准  33-35
    4.1.2 亚稳态及同步  35-37
    4.1.3 滤噪系统  37-39
  4.2 像素时钟生成原理  39-45
    4.2.1 DPLL/ADPLL 基本原理  40-44
    4.2.2 生成像素时钟原理及用户手动调相  44-45
  4.3 AFE 模块中模式识别模块的设计  45-50
    4.3.1 功能定义与接口信号  46-47
    4.3.2 子模块设计  47-50
  4.4 AFE 模块中像素时钟生成模块设计  50-56
    4.4.1 功能定义与接口信号  50-51
    4.4.2 像素时钟生成模块中关键IP 的设计  51-56
第五章主控模块与AFE 的验证与测试  56-68
  5.1 模式识别模块  56-60
    5.1.1 仿真验证方案  56-57
    5.1.2 仿真验证结果  57-60
  5.2 像素时钟生成模块  60-62
    5.2.1 仿真验证方案  60-61
    5.2.2 仿真验证结果  61-62
  5.3 主控模块  62-64
    5.3.1 综合验证方案  62-63
    5.3.2 综合验证结果  63-64
  5.4 片上总线传输模块  64-66
    5.4.1 协议综合验证方案  65
    5.4.2 综合验证结果  65-66
  5.5 FPGA 联合验证  66-68
第六章总结与展望  68-70
  6.1 总结  68-69
  6.2 展望  69-70
参考文献  70-72
发表论文和参加科研情况说明  72-73
致谢  73

多制式视频显示后处理芯片架构与主控模块的研究设计

内容摘要

全文目录

相似论文