学位论文 > 优秀研究生学位论文题录展示

基于OR1200的嵌入式SoC以太网网关的研究与设计

作　者: 焦汉明
导　师: 陈新华
学　校: 山东科技大学
专　业: 电路与系统
关键词: OR1200微处理器现场可编程门阵列 Wishbone总线 IP软核网关集成电路
分类号: TP368.11
类　型: 硕士论文
年　份: 2010年
下　载: 82次
引　用: 0次
阅　读: 论文下载

内容摘要

高性能的处理器核是嵌入式系统中最为关键和核心的部分。目前在嵌入式系统设计中广泛使用的32位RISC处理器,如ARM公司的ARM处理器,IBM的Power PC处理器,MIPS公司的MIPS处理器等均属于商业内核,使用者必须支付相对昂贵的授权费。OR1200以其完全开放的源代码和编译器吸引了设计者,其结构简单、通用性和可移植性强,具备完整的开发平台,非常适合于嵌入式系统设计。关于OR1200的研究也正受到了学术界和工业界越来越多的关注。本文就是在此背景下结合导师承担的青岛市科技局科技计划项目来研究实现一种基于开源微处理器的嵌入式SOC网关芯片。本文对OR1200和其它一些wishbone总线接口的外围IP软核进行FPGA设计与验证,实现嵌入式SoC网关集成电路前端系统设计,构建OR1200的SoC硬件平台。在OR1200的SoC硬件平台的基础上移植嵌入式实时操作系添加网络支持,最终是要实现一个嵌入式SOC网关芯片。操作系统选择uC/OS-Ⅱ实时操作系统。网络协议栈选用一种轻型的嵌入式以太网协议栈LWIP。本系统实现FPGA时,频率可达到20MHz,具有稳定的网络功能。该系统在FPGA芯片上实现一个嵌入式SOC网关芯片的前端设计,系统可直接应用于路由器等系统中,也可以应用于ASIC嵌入式SoC网关芯片的前端设计中。

全文目录

摘要  5-6
Abstract  6-11
1 绪论  11-14
  1.1 课题来源  11
  1.2 课题研究意义  11-12
  1.3 本文的主要研究内容  12-14
2 系统的总体设计  14-26
  2.1 系统总体构成  14-15
  2.2 硬件系统介绍  15-19
  2.3 软件系统介绍  19-26
3 基于FPGA的硬件系统设计  26-53
  3.1 OR1200的IP软核的设计与配置  27-30
  3.2 基于Wishbone总线的IP核的FPGA设计方法  30
  3.3 Wishbone总线IP核的设计与配置  30-35
  3.4 存储控制器IP软核的设计与配置  35-40
  3.5 JTAG开发接口模块设计  40-43
  3.6 基于DM9000A的以太网接口的设计  43-49
  3.7 UART控制器IP软核的设计与配置  49-52
  3.8 小结  52-53
4 基于嵌入式系统的软件设计  53-64
  4.1 基于uC/OS-Ⅱ的嵌入式操作系统的移植分析  53-58
  4.2 基于LWIP协议栈的嵌入式以太网的移植分析  58-63
  4.3 小结  63-64
5 系统的验证测试  64-74
  5.1 系统的RTL级仿真  64-68
  5.2 系统的FPGA验证  68-70
  5.3 网络功能测试  70-73
  5.4 小结  73-74
6 总结与展望  74-77
  6.1 总结  74-75
  6.2 展望  75-77
致谢  77-78
攻读硕士期间主要成果  78-79
参考文献  79-81

基于OR1200的嵌入式SoC以太网网关的研究与设计

内容摘要

全文目录

相似论文