学位论文 > 优秀研究生学位论文题录展示

基于Wishbone总线的8位MCU的设计和验证

作　者: 王巍巍
导　师: 王成华
学　校: 南京航空航天大学
专　业: 电路与系统
关键词: 微控制器(MCU) PIC18C Wishbone总线综合静态时序分析验证
分类号: TP332
类　型: 硕士论文
年　份: 2009年
下　载: 45次
引　用: 3次
阅　读: 论文下载

内容摘要

微控制器(Microcontroller Unit, MCU)是许多数字系统的核心部件,其控制复杂,对鲁棒性、面积、运算速度、功能等方面都有较高的要求。设计拥有自主知识产权的高性能MCU一直是集成电路设计领域一个富有挑战性的课题。本文的研究正是对此作一次有意义的尝试。本文设计的MCU基于Wishbone总线,内核程序总线16位,数据总线8位,指令与Microchip公司的PIC18C系列单片机兼容,共77条指令,绝大多数指令可以在一个机器周期内完成。通过采用哈佛体系结构以及两级流水线结构,提高了指令的执行速度。本文设计的MCU外设包括GPIO, SPI, I2C,由于ARM处理器的广泛使用,还设计了Wishbone–AHB总线桥接器,使得符合Wishbone规范的主设备和符合AHB规范的从设备之间可以相互传送数据。所有外设作为从设备通过“共享总线”的方式与主设备内核进行互连。本文对内核各子模块的设计、外设的设计、逻辑综合、静态时序分析以及验证等内容进行了详细的探讨。系统用Verilog HDL进行RTL设计,在设计的不同阶段采用Synopsys公司不同的EDA工具,综合和静态时序分析采用是台积电(TSMC)0.18μm工艺库。本文使用Microchip公司的MPLAB作为汇编源程序的编译环境。最终验证结果表明,所设计的MCU完全兼容PIC18C指令集,外设功能基本正确,MCU能按照指定指令执行预定动作,时序和流水线都正确,MCU的基本功能得到实现。由于采用了Wishbone总线,MCU还具有灵活、易于扩展等优点。

全文目录

摘要  4-5
ABSTRACT  5-11
第一章绪论  11-18
  1.1 课题目的和意义  11-12
  1.2 国内外发展现状  12-16
    1.2.1 MCU 的发展历程  12-15
    1.2.2 MCU 的发展趋势  15-16
  1.3 本文的研究内容  16-17
  1.4 本文的结构  17-18
第二章 MCU 架构设计  18-29
  2.1 MCU 硬件结构设计  18-27
    2.1.1 内核选择  18-19
    2.1.2 片上总线选择  19-27
  2.2 MCU 软件结构设计  27-28
  2.3 WISHBONE 总线的部分地址译码  28-29
第三章 MCU 内核设计  29-44
  3.1 体系结构和指令集选择  29
  3.2 指令流程和流水线  29-30
  3.3 核心模块的设计  30-37
    3.3.1 程序WISHBONE 逻辑模块  31-33
    3.3.2 数据WISHBONE 逻辑模块  33-35
    3.3.3 表锁存器模块  35-36
    3.3.4 指令译码和控制模块  36-37
    3.3.5 ALU 模块  37
    3.3.6 8×8 硬件乘法器模块  37
  3.4 指令格式和指令集  37-43
  3.5 端口信号和顶层模块图  43-44
第四章 MCU 外设设计  44-60
  4.1 GPIO 核的设计  44-45
    4.1.1 内部寄存器  44
    4.1.2 端口信号和顶层模块图  44-45
  4.2 SPI 核的设计  45-50
    4.2.1 SPI 传输过程  45-46
    4.2.2 内部寄存器  46-49
    4.2.3 SPI 核整体结构框图  49
    4.2.4 端口信号和顶层模块图  49-50
  4.3 I~2C 核的设计  50-58
    4.3.1 I~2C 传输过程  51
    4.3.2 时钟同步和仲裁  51-53
      4.3.2.1 时钟同步  51-52
      4.3.2.2 仲裁  52-53
    4.3.3 内部寄存器  53-55
    4.3.4 I~2C 核整体结构框图  55-57
    4.3.5 端口信号和顶层模块图  57-58
  4.4 WISHBONE–AHB 总线桥接器的设计  58-60
    4.4.1 端口信号和顶层模块图  58-60
第五章逻辑综合  60-70
  5.1 逻辑综合流程  60-61
  5.2 设计环境  61-63
  5.3 设计约束  63-66
    5.3.1 设计规则约束  63-64
    5.3.2 设计优化约束  64-66
    5.3.3 特殊路径约束  66
  5.4 系统逻辑综合  66-70
第六章静态时序分析  70-80
  6.1 静态时序分析与传统动态仿真的比较  70
  6.2 静态时序分析的工作原理  70-71
  6.3 静态时序分析的输入数据  71-75
  6.4 常用静态时序分析命令  75-76
  6.5 静态时序分析流程和分析方式  76-77
  6.6 系统静态时序分析  77-80
第七章系统验证  80-91
  7.1 验证的定义  80-81
  7.2 主要验证技术  81-83
    7.2.1 功能仿真  81-82
    7.2.2 静态时序分析  82-83
    7.2.3 形式验证  83
  7.3 系统仿真策略  83-91
    7.3.1 功能仿真  83-89
    7.3.2 FPGA 原型验证  89-91
第八章总结与展望  91-93
参考文献  93-97
致谢  97-98
在学期间的研究成果及发表的学术论文  98

基于Wishbone总线的8位MCU的设计和验证

内容摘要

全文目录

相似论文