学位论文 > 优秀研究生学位论文题录展示

基于BIT的电子控制器容错设计技术研究

作　者: 杨聖魁
导　师: 张天宏
学　校: 南京航空航天大学
专　业: 航空宇航推进理论与工程
关键词: 航空、航天推进系统电子控制器机内测试重构容错可靠性边界扫描
分类号: V233.7
类　型: 硕士论文
年　份: 2009年
下　载: 66次
引　用: 1次
阅　读: 论文下载

内容摘要

航空发动机电子控制器是发动机控制系统的核心,正朝着复杂化方向发展,可靠性设计显得尤其重要。基于机内测试(BIT)技术,可实现电子控制器的多通道重构容错,从而为提高电子控制器的可靠性提供了有效途径。本文基于非相似余度思想,提出了一种双通道冗余结构的航空发动机电子控制器设计方案,将常规BIT技术与边界扫描技术相结合,对控制器进行故障诊断。每个控制通道由输入模块、控制模块、输出模块三部分组成。由专用的切换管理通道负责基于BIT信号实现的通道间模块级切换,并实现独立超转保护功能。基于故障树分析法,对比分析了几种双通道电子控制器的理论可靠性。分析结果表明,基于本文所提设计方案的航空发动机电子控制器具有更高的可靠性。重点对切换管理及超转保护通道的硬件和软件进行了设计。硬件采用核心板加底板的设计方案。核心板处理器采用FPGA,使切换通道具有更高的灵活性和可靠性。软件设计分为四部分:ARM硬核应用软件、输出管理IP软核、超转保护逻辑IP软核及边界扫描IP软核。分别实现了输入模块切换、输出模块切换、超转保护及边界扫描功能。对控制器整个系统进行了初步实验验证,控制器可以实现重构容错功能。

全文目录

摘要  4-5
Abstract  5-11
第一章绪论  11-17
  1.1 论文研究意义和背景  11-12
  1.2 BIT 技术概述  12-14
  1.3 容错设计技术概述  14-15
  1.4 研究内容及论文安排  15-17
第二章控制器总体方案设计  17-31
  2.1 BIT 技术原理及工程实现  17-22
    2.1.1 BIT 设计的指导思想  17
    2.1.2 输入通道BIT 设计  17-21
    2.1.3 输出通道BIT 设计  21-22
  2.2 控制器总体方案设计  22-27
  2.3 通道间通信设计  27-28
  2.4 控制器外部信号接口设计  28-30
    2.4.1 传感器  28-29
    2.4.2 执行机构  29-30
  2.5 本章小结  30-31
第三章双通道控制器可靠性分析  31-47
  3.1 可靠性概述  31-32
  3.2 故障树分析法概述  32-36
  3.3 双通道控制器可靠性分析  36-43
    3.3.1 双通道整体切换控制器  36-37
    3.3.2 双通道经典冗余控制器  37-39
    3.3.3 本文设计的双通道控制器  39-41
    3.3.4 可靠性比较  41-43
  3.4 控制器输入模块重构能力分析  43-44
  3.5 控制器输出模块重构能力分析  44-45
  3.6 本章小结  45-47
第四章切换管理及超转保护通道硬件设计  47-58
  4.1 切换通道总体设计  47-50
    4.1.1 通道间输入信号  49
    4.1.2 通道间输出信号  49-50
    4.1.3 通道间双向信号  50
    4.1.4 通道内信号  50
  4.2 切换通道核心板设计  50-52
  4.3 切换通道底板设计  52-53
  4.4 电路原理图设计  53-56
    4.4.1 电源模块  53-54
    4.4.2 时钟电路  54
    4.4.3 复位电路  54-55
    4.4.4 FPGA 芯片JTAG 接口电路  55
    4.4.5 ARM 硬核JTAG 接口电路  55-56
  4.5 电路PCB 设计  56-57
  4.6 本章小结  57-58
第五章切换管理及超转保护通道软件设计及实验验证  58-80
  5.1 软件总体设计  58-59
  5.2 ARM 硬核功能设计  59-63
    5.2.1 ARM 硬核性能综述  59-60
    5.2.2 ARM 硬核功能设计  60-62
    5.2.3 地址映射分析  62
    5.2.4 ARM 硬核中的运行软件设计  62-63
  5.3 控制器输出管理IP 软核设计  63-66
    5.3.1 输出模块设计  63-65
    5.3.2 时序仿真验证  65-66
  5.4 超转保护逻辑设计  66-68
    5.4.1 转速在发动机控制中的重要性  66-67
    5.4.2 超转保护逻辑设计  67
    5.4.3 时序仿真验证  67-68
  5.5 边界扫描IP 软核设计  68-73
    5.5.1 边界扫描技术概述  68-69
    5.5.2 边界扫描控制器状态机分析  69-70
    5.5.3 边界扫描控制器IP 软核设计  70-71
    5.5.4 边界扫描控制器实验验证  71-73
  5.6 切换通道实验验证  73-79
    5.6.1 输入模块切换实验  74-75
    5.6.2 输出模块切换实验  75-76
    5.6.3 通道切换实验  76-77
    5.6.4 超转保护实验  77-78
    5.6.5 边界扫描实验  78-79
  5.7 本章小结  79-80
第六章总结与展望  80-82
  6.1 论文总结  80-81
  6.2 工作展望  81-82
参考文献  82-86
致谢  86-87
在学期间的研究成果及发表的学术论文  87

基于BIT的电子控制器容错设计技术研究

内容摘要

全文目录

相似论文