学位论文 > 优秀研究生学位论文题录展示

面向密集数据并行计算的可重构线性阵列处理器架构的设计

作　者: 刘禹成
导　师: 毛志刚；谢憬
学　校: 上海交通大学
专　业: 电路与系统
关键词: 密集数据并行计算可重构线性阵列视频编码
分类号: TP332
类　型: 硕士论文
年　份: 2011年
下　载: 22次
引　用: 0次
阅　读: 论文下载

内容摘要

近年来,以密集数据并行计算为特征的通信和多媒体技术不断涌现,对处理器性能提出了更高的要求。阵列处理器,因其具有强大的数据并行计算能力、较好的灵活性、较低的功耗和较小的面积,成为嵌入式视频领域的焦点。阵列处理器根据运算单元阵列的互连结构,主要分成方形阵列和线性阵列两种。方形阵列采用二维互连网络,运算单元的通信开销小,易于二维图像的映射,缺点是,互连结构复杂,不易于扩展,导致吞吐率难以提高。线性阵列采用一维互连结构,结构简单,易于扩展,吞吐率高,缺点是通信开销较大。本文借鉴线性阵列和方形阵列的优点,设计了一种可重构线性阵列处理器架构RLAP,它在保留了传统线性阵列吞吐率高和易于扩展的优点的同时,减小了运算单元之间的通信开销。它可以针对视频编码标准中三种大小的数据块,通过指令配置互连结构,工作在三种块模式下,更有利于视频编码算法的映射。本文详细介绍了RLAP的系统组成和并行技术,使用Verilog语言完成系统的RTL级设计,对一些常用视频压缩算法进行映射和仿真,通过逻辑综合,对系统的面积和功耗进行评估,实验数据表明可重构线性互连结构提升了系统的性能,而且没有带来过多的面积和功耗开销,RLAP依然具有线性阵列处理器低功耗和面积小的优点。

全文目录

摘要  3-4
ABSTRACT  4-13
第一章绪论  13-20
  1.1 研究背景  13-14
  1.2 阵列处理器简介  14-19
    1.2.1 阵列处理器的发展历史  14
    1.2.2 阵列处理器的分类  14-15
    1.2.3 研究现状及分析  15-19
  1.3 研究目标和主要内容  19
  1.4 论文的章节安排  19-20
第二章并行计算技术  20-25
  2.1 并行计算的简介  20
  2.2 并行计算的功能分类  20-23
    2.2.1 基本并行结构  20-21
    2.2.2 原始递归和最小化  21-22
    2.2.3 三种并行分类  22-23
  2.3 整合并行体系结构  23-24
    2.3.1 整合并行结构的分类  23-24
    2.3.2 两种整合并行结构的互补  24
  2.4 本章小结  24-25
第三章可重构线性阵列处理器的系统设计  25-40
  3.1 系统简介  25-26
  3.2 系统的各组成部分  26-31
    3.2.1 主控处理器CP  26-27
    3.2.2 输入输出控制器IOC  27
    3.2.3 处理单元阵列PE Array  27-28
    3.2.4 输入输出寄存器阵列IORA  28-29
    3.2.5 可重构线性互连结构RLIA  29-30
    3.2.6 第一有效选择模块FRT  30
    3.2.7 缩减树模块RDU  30-31
  3.3 并行技术  31-33
    3.3.1 存储器访问方式  31-32
    3.3.2 四种并行方式  32-33
  3.4 编程模型  33-37
    3.4.1 扩展的数据并行C 语言  33-34
    3.4.2 编程实例  34-37
  3.5 系统工作步骤  37-39
  3.6 本章小结  39-40
第四章可重构线性阵列处理器的硬件设计  40-67
  4.1 指令集结构与寄存器  40-44
    4.1.1 R 型指令结构  40-42
    4.1.2 I 型指令结构  42-43
    4.1.3 J 型指令结构  43
    4.1.4 寄存器  43-44
  4.2 主控制器CP 的流水线设计  44-55
    4.2.1 流水线结构  44-47
    4.2.2 存储器设计  47-51
    4.2.3 数据冒险和解决方法  51-54
    4.2.4 控制冒险和解决方法  54-55
    4.2.5 存储器访问冲突和流水线暂停  55
  4.3 处理单元PE 的流水线设计  55-60
    4.3.1 流水线结构  55-59
    4.3.2 流水线冒险和解决方法  59-60
    4.3.3 数据计算和传输的并行设计  60
  4.4 流水线耦合设计  60-62
  4.5 互连选择模块设计  62-63
  4.6 第一有效选择模块设计  63
  4.7 缩减树模块设计  63
  4.8 系统总线及存储器接口  63-66
    4.8.1 系统总线  63-65
    4.8.2 存储器接口  65-66
  4.9 本章小结  66-67
第五章常用算法映射  67-81
  5.1 矩阵转置  67-71
    5.1.1 传统线性阵列的算法映射  67-68
    5.1.2 可重构线性阵列的算法映射  68-70
    5.1.3 两种架构的算法映射对比  70-71
  5.2 二维离散余弦变换  71-74
    5.2.1 算法简介  71-72
    5.2.2 算法映射  72-74
  5.3 整数变换  74-76
    5.3.1 算法简介  74-76
    5.3.2 算法映射  76
  5.4 绝对差求和  76-80
    5.4.1 算法简介  76-78
    5.4.2 传统线性阵列算法映射  78-79
    5.4.3 可重构线性阵列算法映射  79-80
    5.4.4 两种架构的算法映射对比  80
  5.5 本章小结  80-81
第六章实验仿真和性能评估  81-91
  6.1 实验环境  81
  6.2 指令集的仿真与验证  81-82
  6.3 数据输入输出仿真  82-84
  6.4 相应算法的性能评估  84-89
    6.4.1 矩阵转置  84-85
    6.4.2 二维离散余弦变换  85-86
    6.4.3 整数变换  86-87
    6.4.4 绝对差求和  87-89
  6.5 综合  89-90
  6.6 本章小结  90-91
第七章总结与展望  91-93
  7.1 主要工作与成果  91
  7.2 后续研究工作  91-93
参考文献  93-97
致谢  97-98
攻读硕士学位期间已发表或录用的论文  98-101
附件  101

面向密集数据并行计算的可重构线性阵列处理器架构的设计

内容摘要

全文目录

相似论文