学位论文 > 优秀研究生学位论文题录展示

IP芯核设计和验证技术的研究

作　者: 何叶东
导　师: 叶兵
学　校: 合肥工业大学
专　业: 微电子学与固体电子学
关键词: 系统芯片 IP芯核微控制器验证平台总线功能模型
分类号: TN402
类　型: 硕士论文
年　份: 2005年
下　载: 352次
引　用: 7次
阅　读: 论文下载

内容摘要

随着科技的发展,半导体工艺制程进入超深亚微米时代,在一个小小芯片上集成上百万甚至上亿个晶体管成为现实。集成技术的飞速发展使得IC(Integrated Circuit)设计与制造业引起了一股整合潮流,系统芯片(SoC,System on a Chip)是当前技术发展的必然趋势,现在任何芯片厂商都以面积最小化、功能最大化为自己的发展方向。SoC的出现带来诸多优点的同时,也给电路设计和验证带来新的挑战。本论文以微控制器软核设计和验证为例,重点研究SoC总线架构技术、IP核集成和重用技术、SoC验证技术。论文的主要工作和成果如下: 1.论文讨论了SoC的设计和验证方面的关键技术。文中详细讨论了SoC的设计和验证的挑战,IP(Intellectual Property)核集成和重用技术,验证IP的重用技术以及功能验证自动化。 2.论文设计了一个八位RISC(Reduced Instruction Set Computing)微控制器软核,该软核是SoC。文中首先描述了该软核的体系结构,指令集设计,时序规划和流水线设计;然后详细描述各功能模块的设计。 3.论文分析了ASIC(Application Specific Integrated Circuits)电路常用验证技术,比较了ASIC和SoC验证技术的异同点,突出SoC验证技术更关注IP核间通讯接口的验证,并根据SoC规模大和复杂度高的特点,提出构建一个具有可重用性和一定的自动化特性的集成化验证环境。本文设计的微控制器软核符合VSI Alliance全部IP标准和规范,设计中突出层次化总线结构和接口标准化的特点。构建的集成化验证环境对微控制器软核进行了验证,结果表明它比传统单一验证技术效率高,并达到了可重用性和自动化的指标要求。

全文目录

第一章绪论  14-25
  1．1 集成电路的发展  14-15
  1．2 集成电路设计与验证技术的发展  15-20
    1．2．1 集成电路设计方法和工具的变革  15-17
    1．2．2 集成电路层次化设计方法及设计流程  17-19
    1．2．3 集成电路验证技术  19-20
  1．3 SoC技术现状与挑战  20-23
    1．3．1 SoC概念  20-21
    1．3．2 IP核技术及其在SoC中的重要性  21-22
    1．3．3 SOC设计挑战  22-23
  1．4 课题来源及研究内容  23-24
    1．4．1 课题来源  23
    1．4．2 研究内容  23-24
  1．5 论文主要结构及内容安排  24-25
第二章系统芯片的体系结构及 IP核重用技术  25-38
  2．1 概述  25
  2．2 SoC芯片的体系结构  25-30
    2．2．1 SoC芯片总线架构技术  25-26
    2．2．2 几种成熟的 SoC总线架构的比较  26-30
      2．2．2．1 CoreConnect总线  27-28
      2．2．2．2 AMBA总线  28-29
      2．2．2．3 Wishbone总线  29-30
  2．3 SoC设计平台与护核重用技术  30-38
    2．3．1 SoC设计平台  30-31
    2．3．2 IP核接口标准化及IP核重用技术  31-34
    2．3．3 总线接口标准化与VCI协议  34-38
      2．3．3．1 VCI协议简介  34-35
      2．3．3．2 基于状态机的接口封装技术  35-38
第三章八位微控制器软核设计  38-71
  3．1 概述  38
  3．2 HGD08R02芯核的设计  38-54
    3．2．1 芯核的体系结构  38-39
    3．2．2 指令集设计  39-41
      3．2．2．1 RISC指令集  39-40
      3．2．2．2 指令格式与寻址方式  40-41
    3．2．3 存储器结构  41-42
    3．2．4 时序及控制模块设计  42-52
      3．2．4．1 时序设计与流水线规划  42-46
      3．2．4．2 控制模块设计  46-52
    3．2．5 数据通道模块设计  52-54
      3．2．5．1 PC模块设计  52-53
      3．2．5．2 ALU模块设计  53-54
      3．2．5．3 操作数译码模块和寄存器堆  54
  3．3 系统总线与外设总线桥电路设计  54-65
    3．3．1 系统总线  54-60
      3．3．1．1 系统总线信号  54-55
      3．3．1．2 系统总线的特点  55-56
      3．3．1．3 系统总线数据传输机制  56-57
      3．3．1．4 基本读写传输周期  57-60
    3．3．2 外设总线  60-61
    3．3．3 总线桥电路设计  61-65
      3．3．3．1 总线桥电路结构设计  61-62
      3．3．3．2 总线桥电路各功能模块设计  62-65
  3．4 全局时钟与复位模块的设计  65
  3．5 外围 IP模块的集成  65-71
    3．5．1 SPI模块的结构与互连  65-67
    3．5．2 SPI模块工作相关寄存器  67-68
    3．5．3 SPI模块工作原理  68-69
    3．5．4 SPI模块接口设计  69-71
第四章八位微控制器软核的验证  71-93
  4．1 概述  71
  4．2 SoC验证挑战  71-72
  4．3 集成电路常用验证技术  72-75
    4．3．1 动态仿真技术  72-74
    4．3．2 静态验证技术  74
    4．3．3 形式化验证技术  74-75
    4．3．4 物理验证与分析  75
  4．4 SoC验证方法学  75-77
    4．4．1 自顶向下(top-down)的设计与验证  75-76
    4．4．2 自底向上(bottom-up)的验证  76
    4．4．3 基于平台的验证  76-77
    4．4．4 系统接口驱动的验证  77
  4．5 基于平台的集成化验证环境  77-93
    4．5．1 验证环境可重用性方法学  77-79
    4．5．2 事务的基本概念  79
    4．5．3 总线功能模型、总线监视器及响应检查器基本原理  79-83
    4．5．4 复杂系统软件/硬件协同验证  83-84
    4．5．5 验证环境顶层文件模板  84-85
    4．5．6 验证环境配置文件  85-86
    4．5．7 运行环境的目录管理  86-88
      4．5．7．1 SIM_ENV工具目录  86-87
      4．5．7．2 芯片系列目录${FAMILY}  87
      4．5．7．3 模块目录  87
      4．5．7．4 运行环境工作目录  87-88
    4．5．8 SIM_ENV验证环境关键控制文件算法设计  88-93
第五章总结与展望  93-95
  5．1 总结  93
  5．2 展望  93-95
参考文献  95-97

IP芯核设计和验证技术的研究

内容摘要

全文目录

相似论文