学位论文 > 优秀研究生学位论文题录展示

基于March C+算法的MBIST设计

作　者: 邓吉建
导　师: 傅兴华
学　校: 贵州大学
专　业: 微电子学与固体电子学
关键词: 嵌入式存储器内建自测试(BIST) 可测试性设计(DFT) March C+算法
分类号: TN402
类　型: 硕士论文
年　份: 2008年
下　载: 166次
引　用: 6次
阅　读: 论文下载

内容摘要

随着现代VLSI设计技术和制造工艺的飞速发展,片上存储器容量日渐增大,特别是在系统芯片SOC设计中,将大量存储器嵌入到片内的设计方法已经非常普遍。存储器密度不断增加,存储单元面积越来越小,彼此之间越来越接近,存在故障的可能性越来越大。同时,嵌入式存储器可能存在的故障类型越来越多,使得测试时间和测试成本都急剧增长,SOC设计的兴起和发展给存储器的可测性设计带来巨大的挑战。存储器内建自测试(MBIST)降低了对测试设备(ATE)的要求,而且它所要求的芯片封装引脚的数目少,并允许对嵌入式存储器进行高速测试等优点,所以它是目前应用最广的存储器测试方法。本文分析了存储器的故障机理和故障模型,提出实现RAM可测性设计技术路线,分析各种可测性设计方法的优缺点。通过对存储器算法的研究和优化,找出合适的存储器测试算法,即March C+算法。在此基础上,设计了基于March C+算法的内建自测电路,给出了相应BIST电路硬件实现及其故障仿真结果。基于March C+算法的BIST结构具有可复用性、面积较小、速度较快、故障覆盖率高等特点,是未来存储器测试的主要发展方向。论文最后总结了研究成果,指出了尚需解决的几个问题以及今后的研究方向。

全文目录

摘要  4-5
ABSTRACT  5-6
第一章前言  6-9
  1.1 集成电路可测性设计的重要性  6-7
  1.2 SOC芯片对存储器设计带来的挑战  7-8
  1.3 本论文研究主要内容与组织结构  8-9
第二章存储器设计和测试技术基础  9-22
  2.1 存储器电路模型  9-11
    2.1.1 功能模型  9-10
    2.1.2 储存单元  10-11
  2.2 存储器的缺陷和故障模型  11-17
    2.2.1 存储器的缺陷  11
    2.2.2 存储器的故障模型  11-17
  2.3 存储器的测试类型  17-18
    2.3.1 性能测试  17
    2.3.2 功能测试  17-18
    2.3.3 电流测试  18
  2.4 嵌入式存储器的测试方法  18-21
    2.4.1 直接存取测试  18-19
    2.4.2 宏测试  19-20
    2.4.3 内建自测试  20-21
    2.4.4 各种存储器测试方法的比较  21
  2.5 本章小结  21-22
第三章内建自测试  22-34
  3.1 内建自测试的简介  22-23
    3.1.1 内建自测试的概念  22-23
    3.1.2 内建自测试的结构  23
  3.2 内建自测试的测试向量生成  23-29
    3.2.1 穷举矢量生成  24-25
    3.2.2 伪穷举矢量生成  25
    3.2.3 伪随机矢量生成  25-28
    3.2.4 加权伪随机模式  28-29
    3.2.5 测试矢量增加  29
  3.3 BIST响应数据压缩  29-33
    3.3.1 奇偶测试  30
    3.3.2 "1"计数  30-31
    3.3.3 跳变次数压缩  31
    3.3.4 特征分析法  31-33
  3.4 本章小节  33-34
第四章 RAMBIST算法研究  34-43
  4.1 MSCAN测试  34
  4.2 GALPAT算法  34-36
  4.3 算法型测试序列  36
  4.4 CHECKERBOARD测试  36-37
  4.5 MARCH测试  37-41
    4.5.1 MATS算法测试  37-38
    4.5.2 March元素的符号表达  38-39
    4.5.3 March C+算法  39-41
  4.6 测试算法的有效性  41-42
  4.7 本章小结  42-43
第五章体系结构设计分析与仿真验证  43-60
  5.1 数字系统设计  43-46
    5.1.1 硬件描述语言  43-44
    5.1.2 自顶向下设计方法与设计流程  44-46
  5.2 RAM BIST的电路体系结构  46-47
  5.3 各部分模块具体实现方案  47-52
    5.3.1 BIST控制器  47-48
    5.3.2 地址步进器  48-49
    5.3.3 测试数据产生  49-50
    5.3.4 比较器  50-51
    5.3.5 RAMBIST实际电路结构  51-52
  5.4 RAM BIST电路的仿真验证  52-57
    5.4.1 电路的仿真验证的主要流程  52-53
    5.4.2 RAMBIST电路的仿真结果  53-57
  5.5 RAMBIST版图设计  57-59
    5.5.1 数字后端版图设计流程  57-58
    5.5.2 RAMBIST版图设计  58-59
  5.6 本章小结  59-60
第六章总结与展望  60-62
  6.1 总结  60
  6.2 展望  60-62
致谢  62-63
参考文献  63-66
攻读硕士学位期间发表的论文和参加科研情况  66-67

基于March C+算法的MBIST设计

内容摘要

全文目录

相似论文