学位论文 > 优秀研究生学位论文题录展示

折叠共源共栅低噪声放大器设计

作　者: 陈冠
导　师: 陈向东
学　校: 西南交通大学
专　业: 微电子学与固体电子学
关键词: CMOS 共源共栅噪声系数匹配
分类号: TN722.3
类　型: 硕士论文
年　份: 2009年
下　载: 320次
引　用: 2次
阅　读: 论文下载

内容摘要

近年来,无线通讯和CMOS工艺得到了很大发展,射频集成电路逐渐采用CMOS工艺实现。通信系统前端电路尤其是LNA必须具有低的噪声系数和高线性度,在低功耗的条件下实现这些要求是射频通信系统关键技术之一。低噪声放大器是整个接收系统的第一级,因此其增益、噪声、线性度等直接影响整个电路系统的性能。为了实现高可靠性和低成本的要求,电路需要更高集成度,因此射频收发机需要能够单片集成。移动通信系统中,接收机的性能常常受到供电电压的影响。因此本文采用了折叠共源共栅结构,可以在很低的电压下正常工作,并拥有较好的性能。在传统折叠共源共栅低噪声放大器中,两级之间采用直接相连的方式传递信号。由于共源输出阻抗和共栅输入阻抗很难直接达到匹配,这就使得信号在传递过程中被反射。基于这一考虑,本文详细分析了共源级栅漏电容的影响、共源级输出阻抗和共栅输入阻抗,并提出了PAI型级间匹配的设计方案,此优化结构能实现两级之间的共扼匹配,使信号的正向传输最大化,从而增大信噪比降低噪声。同时,带级间匹配的LNA一定程度上解除了各项参数的钳制,使得优化过程更加简单方便。本文采用0.18微米CMOS工艺,设计了一种低电压折叠共源共栅低噪声放大器。电源电压为1V。在工作频率2.45GHz时仿真结果显示:噪声系数为1.087dB,增益为22.535dB,一分贝压缩点为-11.746。功耗为10mW。

全文目录

摘要  6-7
Abstract  7-10
第1章绪论  10-14
  1.1 课题背景  10-11
  1.2 国内外研究现状  11-12
  1.3 本文所做的工作及各章的安排  12-14
第二章低噪声放大器与接收机  14-29
  2.1 收发机结构  14-20
    2.1.1 收发器结构  15-17
    2.1.2 接收机的性能与低噪声放大器  17-20
  2.2 低噪声放大器的几种拓扑结构比较  20-27
    2.2.1 电阻匹配共源结构  20-22
    2.2.2 跨导匹配共栅结构  22-23
    2.2.3 并联—串联式反馈结构  23-24
    2.2.4 电感源极负反馈式结构  24-26
    2.2.5 外接栅源电容的电感源极负反馈结构  26-27
  2.3 低电压低噪声放大器  27-29
第三章折叠CASCO低噪声放大器  29-47
  3.1 带级间匹配的折叠共源共栅低噪声放大器  30-31
  3.2 输入输出阻抗的优化设计  31-34
  3.3 级间匹配网络设计  34-36
    3.3.1 共源级输入阻抗  34-35
    3.3.2 共栅级输入阻抗  35-36
  3.4 噪声系数的分析与优化设计  36-38
  3.5 Miller效应的影响  38-40
  3.6 线性度优化设计  40-42
  3.7 稳定性分析  42-44
  3.8 改进后的LNA在各项参数调整时的独立性分析  44-47
第四章低噪声放大器仿真与分析  47-54
  4.1 电路仿真  47-51
  4.2 仿真分析  51
  4.3 本章小结  51-54
第五章总结与展望  54-55
参考文献  55-59
致谢  59-60
攻读硕士学位期间的研究工作  60

折叠共源共栅低噪声放大器设计

内容摘要

全文目录

相似论文