学位论文 > 优秀研究生学位论文题录展示

基于DE2平台的JPEG编码器设计

作　者: 徐龙
导　师: 苏育挺
学　校: 天津大学
专　业: 信号与信息处理
关键词: 静止图像压缩编码现场可编程门阵列离散余弦变换 DE2
分类号: TN919.81
类　型: 硕士论文
年　份: 2008年
下　载: 224次
引　用: 5次
阅　读: 论文下载

内容摘要

在多媒体技术的发展中,图像、视频的压缩处理技术占据着重要的地位,数字图像压缩技术逐渐成为多媒体应用的核心环节。在数字图像压缩领域,静止图像压缩标准JPEG,因为其优良的性能,而有着广泛的应用。近些年来,专用图像压缩芯片正被越来越多的电子产品所采用,JPEG压缩芯片在数码相机等消费电子中有着大量应用,关于图像压缩芯片的研究一直是信息产业的热点。本文基于ALTERA公司的DE2 FPGA开发平台设计实现了JPEG Baseline图像压缩编码系统。系统使用FPGA是CycloneⅡ系列的EP2C35。设计充分利用了可编程逻辑器件FPGA的灵活性和并行性。二维离散余弦变换(DCT)采用了行列分解的方法,并通过快速算法在很大程度上减少了硬件实现的复杂度,提高了模块的吞吐量,并且具有实时、高精度的优点。在量化模块中采用了自行实现的除法器,减少了除法运算的时间。整个设计大量采用了流水线优化设计,提高了系统的工作频率。本文采用Verilog硬件描述语言设计实现JPEG Baseline编码器。整个编码器的设计采用可复用的IP设计方法,各模块功能相对独立,可以分别进行综合仿真,文中给出了各个模块独立的仿真结果。综合和仿真结果表明,此基于CycloneⅡ系列FPGA的JPEG编码器消耗较少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态。

全文目录

摘要  3-4
ABSTRACT  4-7
第一章绪论  7-10
  1.1 研究背景  7-8
  1.2 课题的现状和研究意义  8-9
  1.3 论文内容章节安排  9-10
第二章 JPEG 图像编码原理  10-22
  2.1 JPEG 标准  10-11
  2.2 无失真的预测编码  11-12
  2.3 基于DCT 的有损压缩编码  12-20
    2.3.1 图像分块和彩色变换  13
    2.3.2 DCT 和IDCT  13-15
    2.3.3 量化与反量化  15-16
    2.3.4 “Z”字形扫描  16-17
    2.3.5 游程编码和Huffman 编码  17-20
  2.4 JPEG 文件格式  20-22
第三章 DE2 平台及SOPC 技术  22-32
  3.1 FPGA 介绍  22-25
  3.2 DE2 平台  25-27
  3.3 SOPC 技术  27-32
    3.3.1 NiosⅡ处理器简介  28-30
    3.3.2 Avalon 总线简介  30-32
第四章 JPEG 编码各模块的实现  32-63
  4.1 系统总体硬件结构  32-35
    4.1.1 ADV71818  32-35
  4.2 JPEG 编码器的整体设计  35-36
  4.3 DCT 模块的实现  36-56
    4.3.1 DCT 快速算法  36-44
    4.3.2 DCT 的FPGA 实现  44-46
    4.3.3 1D-DCT 的实现  46-47
    4.3.4 加法器的实现  47-49
    4.3.5 乘法器的实现  49-52
    4.3.6 转置存储器  52-54
    4.3.7 2D-DCT  54
    4.3.8 DCT 模块仿真结果  54-56
  4.4 Z 字形排序模块  56-57
  4.5 量化模块的设计实现  57-59
  4.6 游程编码  59-61
  4.7 Huffman 编码模块  61-63
第五章 SOPC 设计的初步实现  63-69
  5.1 SOPC 系统开发流程  63-64
  5.2 SOPC Builder 功能  64
  5.3 HAL 系统库  64-65
  5.4 NiosⅡ IDE  65-66
  5.5 自定义组件和指令  66-67
  5.6 JPEG 编码器的SOPC 系统设计  67-68
  5.7 工作进展  68-69
第六章结束语  69-70
参考文献  70-72
发表论文和参加科研情况说明  72-73
致谢  73

基于DE2平台的JPEG编码器设计

内容摘要

全文目录

相似论文