学位论文 > 优秀研究生学位论文题录展示

多核共享的高效存储控制模块研究与设计

作　者: 安爱女
导　师: 郝跃
学　校: 西安电子科技大学
专　业: 微电子学与固体电子学
关键词: 网络处理器多核共享 SRAM控制器分层仲裁机制存储总线优化
分类号: TP333
类　型: 硕士论文
年　份: 2011年
下　载: 39次
引　用: 0次
阅　读: 论文下载

内容摘要

随着互联网服务的爆炸性增长,网络对核心交换机/路由器要求也与日俱增。例如,WAN(Wide Area Network)路由器带宽已达到OC-768(40Gbps)。这要求网络设备必须具有高速业务处理能力。片上多核处理器通过在单个芯片上集成多个处理器核,极大地增强了芯片的计算能力,因此现代网络处理器广泛采用MPSoC结构。同时,这也意味着处理器需要更多数据,对访存的要求更高,访存控制已成为影响网络处理器性能的关键因素。本文结合网络处理器芯片的研制需求,研究了面向网络处理器的多核共享SRAM控制技术,设计并实现了多核共享的高效存储控制模块。多核SoC中,必须对多种指令进行优先级排队。考虑到采用单一的仲裁机制不能满足网络处理器线速处理数据要求,而采用复杂的仲裁机制,硬件实现开销大,本文采用了分层仲裁策略,第一层采用固定优先级仲裁算法,第二层选择轮转优先级算法,既对优先性给予充分考虑,又防止了低优先级指令队列“饿死”现象的发生。同时对轮转优先级算法进行改进,为分组读/写操作提供了必要条件。网络处理器中,随着访问请求的进行,指令排队、仲裁输出、片外SSRAM访问的时间开销已经不可忽视。本文采用指令预取及预译码,同时接口模块采用缓存结构,实现了多个读/写操作地址等信息的连续流水线式输出,提高了数据存储总线的利用率,访存延时得到有效隐藏。最后论文完成了存储控制器的功能仿真,并在Xilinx Virtex-IV xc4vlx160 FPGA平台上进行了板级测试及综合。结果表明,控制器可以完成多处理器对SSRAM的访问,同时采用存储总线优化的控制器性能提升达60%以上,改善明显。

全文目录

摘要  5-6
Abstract  6-9
第一章绪论  9-17
  1.1 课题研究背景  9-12
    1.1.1 网络处理器发展简介  9-10
    1.1.2 网络处理器的组成  10-11
    1.1.3 网络处理器的特点  11-12
    1.1.4 网络处理器的应用  12
  1.2 课题研究意义及贡献  12-14
  1.3 论文章节结构  14-17
第二章网络处理器的存储技术  17-25
  2.1 网络处理器中层次化存储结构  17-19
    2.1.1 存储系统原理概述  17-18
    2.1.2 网络处理器的存储结构  18-19
  2.2 SRAM 单元结构及工作原理  19-23
    2.2.1 SRAM 基本结构  19-20
    2.2.2 同步SRAM 工作原理  20-23
  2.3 多核SoC 中SRAM 控制器设计的关键技术  23-24
  2.4 本章小结  24-25
第三章多核共享SRAM 控制器的设计实现  25-43
  3.1 SRAM 控制器功能概述  25-28
    3.1.1 SRAM 指令详解  25-26
    3.1.2 StrongARM 核地址映射  26-27
    3.1.3 PE 指令解析  27-28
  3.2 多核共享SRAM 控制器整体结构设计  28-31
    3.2.1 实现缓存分配的硬件机制——Push/Pop 寄存器  29-30
    3.2.2 实现线程互斥的硬件机制——Lock CAM  30-31
  3.3 多处理器SoC 中共享SRAM 存储的仲裁器设计  31-40
    3.3.1 常见仲裁算法  31-34
    3.3.2 多核共享SRAM 存储的仲裁策略  34-37
    3.3.3 仲裁器状态机设计  37-40
  3.4 基于FIFO 的指令存储队列  40-42
    3.4.1 同步FIFO 设计及应用  40-41
    3.4.2 指令存储队列选择机制  41-42
  3.5 本章小结  42-43
第四章多核共享SRAM 存储总线优化  43-49
  4.1 存储总线优化分析  43-44
  4.2 指令预取及预译码的实现  44-45
  4.3 接口模块的改进设计  45-47
    4.3.1 乒乓缓存结构原理  45-46
    4.3.2 基于乒乓结构的接口改进  46-47
  4.4 本章小结  47-49
第五章功能验证与分析  49-63
  5.1 功能验证策略  49-50
    5.1.1 软件仿真与FPGA 板级验证  49-50
    5.1.2 黑盒验证与白盒验证  50
    5.1.3 子模块验证与父模块验证  50
  5.2 基于Modelsim 的仿真验证  50-59
    5.2.1 初始化配置  50-51
    5.2.2 SRAM 指令功能验证  51-54
    5.2.3 仲裁策略验证  54-56
    5.2.4 指令预取及预译码验证  56-57
    5.2.5 回压信号机制验证  57-58
    5.2.6 分组读/写操作验证及结果分析  58-59
  5.3 Xilinx ISE 综合及FPGA 板级测试  59-61
  5.4 本章小结  61-63
第六章结束语  63-65
  6.1 总结  63
  6.2 技术展望  63-65
致谢  65-67
参考文献  67-71
研究成果  71-72

多核共享的高效存储控制模块研究与设计

内容摘要

全文目录

相似论文