学位论文 > 优秀研究生学位论文题录展示

MPSOC多线程处理器关键技术研究

作　者: 邹有阳
导　师: 郝跃
学　校: 西安电子科技大学
专　业: 集成电路系统设计
关键词: 网络带宽增加网络处理器数据转发处理器流水线相关多线程信号事件暂停机制
分类号: TP393.05
类　型: 硕士论文
年　份: 2011年
下　载: 24次
引　用: 0次
阅　读: 论文下载

内容摘要

近年来网络带宽的不断增加不仅意味着巨大的数据流量,还促使各种新型业务不断产生,网络会议、视频点播、VPN（Virtual Private Network）等业务已经走进了人们的生活。这就对处于网络关键节点上的网络处理器的性能提出了更高的要求,除了要有高速的数据处理能力(10⁹¹0¹²比特每秒),还要具有一定的编程灵活性,以适应各种已有的（如Web网页浏览、数据下载等）和新出现的（如上面提到的网络会议等）网络业务的不同协议数据流的特点。本文涉及的数据转发处理器是网络处理器的一部分,主要负责IP（Internet Protocol）包的转发工作。本文的作者对网络处理器的数据转发处理器中的4种机制的研究,涉及到流水机制、多线程机制、信号机制和暂停机制,并给出了各种机制的仿真结果。首先,本文对XDNP（XiDian Network Processor）中数据转发处理器的五级流水结构进行了深入的研究,利用前推的方式解决流水线的数据相关问题,以静态分支预测和延迟槽技术解决控制相关问题,以及采用相对寻址和绝对寻址的方式实现了数据转发处理器对内部寄存器的访问和数据转发处理器之间通过共享寄存器的信息传递。其次,本文描述的数据转发处理器采用了硬件多线程机制（每个数据转发处理器中有4个相互独立的线程）。硬件上利用专有寄存器来保存每个线程的现场数据,以便节省这4个线程之间进行切换时浪费的时钟周期。并且本文对实现线程切换的机制进行了详细叙述,主要采用的是信号唤醒机制以及非抢占式的块交错多线程机制。最后,本文提出一种比较可靠的流水线暂停机制,采用的是译码级状态机计数的方式,这种方式能够及时地暂停流水线,避免错误的发生。

全文目录

摘要  5-6
Abstract  6-9
第一章绪论  9-13
  1.1 课题研究背景  9-11
    1.1.1 网络处理器的发展  9-10
    1.1.2 网络处理器架构介绍  10-11
  1.2 课题研究内容  11
  1.3 论文主要章节安排  11-13
第二章 XDNP 中数据转发处理器的结构功能概述  13-25
  2.1 两种典型网络处理器架构介绍  13-15
    2.1.1 PowerNP  13-14
    2.1.2 IXP1200  14-15
  2.2 XDNP 架构介绍  15-17
  2.3 数据转发处理器介绍  17-20
    2.3.1 数据转发处理器架构  17-18
    2.3.2 数据转发处理器的指令集简介  18-20
  2.4 数据包转发过程  20-23
    2.4.1 接收模块  21-22
    2.4.2 发送模块  22-23
  2.5 本文研究重点  23
  2.6 本章小结  23-25
第三章数据转发处理器中的流水结构设计  25-49
  3.1 数据转发处理器中的五级流水结构  25-31
    3.1.1 P0 级  25-27
    3.1.2 P1 级  27-28
    3.1.3 P2 级  28-29
    3.1.4 P3 级  29-30
    3.1.5 P4 级  30-31
  3.2 流水线中的数据相关问题  31-33
    3.2.1 XDNP 数据转发处理器中的数据相关问题描述  31
    3.2.2 通过前推的方法解决数据相关问题  31-33
  3.3 流水线中的控制相关问题  33-44
    3.3.1 控制相关问题描述  33-35
    3.3.2 XDNP 数据转发处理器中的分支指令介绍  35-39
    3.3.3 静态分支预测  39-42
    3.3.4 延迟槽技术  42-43
    3.3.5 控制相关问题的验证  43-44
  3.4 寄存器绝对寻址和相对寻址技术  44-48
    3.4.1 数据转发处理器中的通用寄存器GPR 和传输寄存器  44-45
    3.4.2 寄存器的编址、寻址方式  45-47
    3.4.3 两种寻址方式在XDNP 数据转发处理器中的实现  47-48
  3.5 本章小结  48-49
第四章数据转发处理器中的多线程技术  49-63
  4.1 XDNP 中数据转发处理器的硬件多线程技术  49-52
    4.1.1 多线程技术介绍  49-50
    4.1.2 数据转发处理器的硬件多线程技术  50-51
    4.1.3 存储器访问延时的隐藏  51-52
  4.2 线程的沉睡及唤醒机制  52-58
    4.2.1 数据转发处理器的执行状态  52-54
    4.2.2 引起线程沉睡及唤醒的指令及指令属性  54-55
    4.2.3 结合程序说明线程沉睡及唤醒过程  55-57
    4.2.4 举例验证  57-58
  4.3 流水线的暂停机制  58-61
    4.3.1 数据转发处理器流水线中的暂停机制介绍  59-60
    4.3.2 暂停机制的仿真验证  60-61
  4.4 本章小结  61-63
第五章设计实现与验证  63-69
  5.1 时序报告  63-66
  5.2 面积报告  66-67
  5.3 本章小结  67-69
第六章结束语  69-71
致谢  71-73
参考文献  73-75
研究成果  75-76

MPSOC多线程处理器关键技术研究

内容摘要

全文目录

相似论文