学位论文 > 优秀研究生学位论文题录展示

基于ARCA3处理器的GPS软件接收机研究

作　者: 陈俊宇
导　师: 王进祥
学　校: 哈尔滨工业大学
专　业: 微电子学与固体电子学
关键词: SoC 专用指令集处理器 GPS软件接收机 BITWISE算法
分类号: P228.4
类　型: 硕士论文
年　份: 2009年
下　载: 47次
引　用: 0次
阅　读: 论文下载

内容摘要

随着GPS技术的不断发展,其在军用和民用领域的应用越来越广泛,对人们生活的影响也越来越大。现代数字信号处理技术的进步使GPS接收机已逐渐从模拟信号处理技术过渡为数字信号处理技术,从硬件接收机过渡为软件接收机。软件接收机具有兼容性强、升级成本低且研发周期短、低功耗等优点,是未来GPS接收机的发展趋势。本文首先确定了GPS软件接收机软、硬件的界限及各自功能。软件部分详细分析了接收机中直扩信号的捕获和跟踪原理,剖析出相关器是跟踪部分的运算瓶颈,承担绝大部分计算量。通过分析BITWISE相关器算法原理,用C语言实现BITWISE相关器,对跟踪程序进行了优化,使得跟踪的速度相比优化之前提升了20倍左右。硬件部分针对BITWISE相关器算法设计了GPS软件接收机SoC硬件平台。该平台的处理器核心是基于ARCA3的专用指令集处理器ASIP(Application-Specific Instruction-Set Processor),还包括GPS中频数字信号采集模块、AMBA总线和一些外设模块。通过对该平台的仿真,验证了各个模块相互之间能够进行正常访问和协调工作。最后在XILINX的ML510 FPGA开发板上实现了GPS软件接收机SoC硬件平台,并设计了接收机软硬件协作方式,运行经过优化的实时BITWISE相关器程序。该程序采用了ASIP扩展的GPS软件接收机专用指令,理论上能在512KHz的GPS数据速率、8MHz的系统时钟下实现BITWISE相关器的实时运算。运行结果验证了ASIP可以正常工作并能够很大程度上提升GPS软件接收机的性能,同时也证明了该SoC硬件平台能够正确运行基于BITWISE算法的GPS软件接收机。

全文目录

摘要  4-5
ABSTRACT  5-8
第1章绪论  8-12
  1.1 课题背景  8-9
  1.2 国内外发展现状  9-11
  1.3 本文的研究内容和结构  11-12
第2章 GPS 软件接收机概述  12-24
  2.1 引言  12
  2.2 GPS 软件接收机同步原理  12-17
    2.2.1 捕获  13-14
    2.2.2 跟踪  14-17
  2.3 SoC 片上系统  17-23
    2.3.1 总体介绍  17
    2.3.2 ARCA3 嵌入式微处理器  17-18
    2.3.3 AMBA 总线  18-22
    2.3.4 各种外设  22-23
  2.4 本章小结  23-24
第3章 BITWISE 相关器算法实现  24-34
  3.1 引言  24
  3.2 BITWISE 算法原理  24-30
  3.3 BITWISE 相关器在跟踪算法中的实现及结果  30-32
  3.4 本章小结  32-34
第4章硬件平台的设计、仿真和FPGA 验证  34-47
  4.1 引言  34-35
  4.2 硬件平台设计  35-39
    4.2.1 基于ARCA3 的专用指令集处理器ASIP  36-37
    4.2.2 GPS 中频数字信号采集模块  37-39
  4.3 硬件平台仿真  39-42
    4.3.1 验证模块和功能  39-40
    4.3.2 硬件平台的启动  40-41
    4.3.3 仿真内容和结果  41-42
  4.4 硬件平台在FPGA 开发板上的验证  42-46
    4.4.1 FPGA 开发板概述  42-43
    4.4.2 验证内容和结果  43-46
  4.5 本章小结  46-47
结论  47-48
参考文献  48-53
攻读硕士学位期间发表的学术论文  53-55
致谢  55

基于ARCA3处理器的GPS软件接收机研究

内容摘要

全文目录

相似论文