学位论文 > 优秀研究生学位论文题录展示
AVS视频解码芯片的实现
作 者: 王运哲
导 师: 王祖强
学 校: 山东大学
专 业: 电路与系统
关键词: AVS 逻辑综合 物理设计 时钟树综合 形式验证 静态时序分析
分类号: TN402
类 型: 硕士论文
年 份: 2011年
下 载: 43次
引 用: 1次
阅 读: 论文下载
内容摘要
集成电路的实现过程包括综合和物理设计,作为集成电路设计中的重要环节,它不仅关系到集成电路的功能正确与否,而且很大程度的影响电路的性能、成本与功耗。在0.18um以下的工艺中,由于互连延时及功耗密度都急剧增大,使得时序收敛和功耗优化成为集成电路实现过程中的重要问题。集成电路实现的主要任务是逻辑综合和布局布线,本文的主要研究方向是基于DC的逻辑综合流程、基于ICC的深亚微米布局布线流程、基于Formality的形式验证过程及基于PrimeTime的版图后静态时序分析。本文分别介绍了逻辑综合工具DC、物理设计工具IC Compiler、静态时序分析工具PrimeTime和形式验证工具Formality,总结了实现设计中的主要延时模型、寄生参数提取及时序优化方法。针对AVS芯片,本文提出了基于TSMCO.Bum工艺的综合流程和物理设计流程。AVS芯片的逻辑综合主要完成RTL代码到工艺库标准单元的映射;后端设计主要包括:设计规划、布局、时钟树综合(CTS)、布线及DFM相关的操作;静态时序分析和形式验证分别用来保证设计流程中不会出现时序违例及逻辑功能的改变。本文详述了逻辑综合的基本概念、对AVS芯片进行综合的运行脚本及其运行报告分析;关于AVS芯片的物理设计过程,文中涵盖包括从布局规划到时钟树综合到布线成功各具体步骤的实现原理、运行脚本及版图结果分析;对于版图后的静态时序分析和形式验证,文中给出报告表明经综合和布局布线后的芯片时序收敛,逻辑转化前后匹配成功。AVS芯片的实现过程的分析报告表明:芯片的面积为3240um×3240um,时钟频率达到40MHZ,最终满足了设计要求。
|
全文目录
摘要 8-9 ABSTRACT 9-10 符号说明 10-11 第一章 绪论 11-14 1.1 课题背景 11-12 1.2 课题研究意义 12-13 1.3 论文的主要内容和结构 13-14 第二章 AVS解码芯片的综合流程 14-25 2.1 AVS视频解码芯片简介 14 2.2 逻辑综合 14-15 2.3 综合环境建立 15-16 2.4 设计约束 16-21 2.4.1 时序约束 16-19 2.4.2 设计环境约束 19-20 2.4.3 功耗约束 20-21 2.4.4 面积约束 21 2.5 综合结果分析 21-24 2.6 本章小结 24-25 第三章 基于ICC的后端设计 25-63 3.1 ICC基本流程 25-26 3.2 设计输入 26-34 3.2.1 Milkyway数据库 26-30 3.2.2 工艺文件 30-32 3.2.3 设计输入 32-34 3.3 设计规划 34-42 3.3.1 布局规划 35-39 3.3.2 电源规划 39-42 3.3.3 设计优化 42 3.4 布局 42-49 3.4.1 布局流程 43-47 3.4.2 AVS芯片布局实现过程 47-49 3.5 时钟优化 49-52 3.5.1 时钟树介绍 49-50 3.5.2 AVS芯片时钟优化 50-52 3.6 布线 52-57 3.6.1 布线流程 52-54 3.6.2 AVS芯片布线流程 54-57 3.7 可制造性设计 57-61 3.7.1 天线效应 57-59 3.7.2 插入冗余通孔 59-60 3.7.3 填充单元和填充金属 60-61 3.8 数据输出 61-62 3.9 本章小结 62-63 第四章 静态时序分析与形式验证 63-71 4.1 静态时序分析 63-67 4.1.1 Primetime静态时序分析流程 64-65 4.1.2 AVS芯片静态时序分析 65-67 4.2 形式验证 67-70 4.2.1 形式验证介绍 67-68 4.2.2 Formality形式验证流程 68-69 4.2.3 AVS芯片的形式验证 69-70 4.3 本章小结 70-71 第五章 论文总结 71-72 5.1 论文总结 71 5.2 后续工作 71-72 附录1 Makefile for Implementation Flow 72-73 参考文献 73-76 致谢 76-77 作者攻读硕士学位期间发表的论文 77-78 学位论文评阅及答辩情况表 78
|
相似论文
- AVS视频解码器在PC平台上的优化及场解码的改善,TN919.81
- 安全策略的形式化描述及其可视化实现,TP309.1
- 高效三维视频表达及编码技术研究与开发,TN919.81
- NUCSoC芯片的物理设计,TN47
- 时钟网格在ASIC设计中的应用,TN402
- 基于H.264/AVC标准的快速编码与转码技术研究,TN919.81
- 基于两级逻辑综合技术的防火墙规则最小化研究,TP393.08
- 基于GPU的EDA加速技术,TP391.41
- Power PC的前端验证设计与实现,TP368.1
- 大规模数据集逻辑逆向综合关键算法的研究,TP274.2
- AVS视频解码器中去块效应环路滤波模块的硬件设计,TN919.81
- AVS音频编码算法研究,TN911.21
- 数字音频码流分析系统研究,TN911.7
- 基于EOS芯片MAC模块的EDA验证,TN402
- 多输出函数逻辑综合的理论研究与程序实现,TN47
- 语音SoC芯片数字后端低功耗研究,TN47
- 面向全定制宏模块的时序建模技术研究与实现,TN47
- 启发式逻辑逆向综合算法研究,TP301.6
- AVS帧内预测解码算法的硬件化设计与验证,TN919.81
- 基于网络摄像机关键技术的研究,TN919.81
- AVS视频编码关键算法的研究,TN919.81
中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 设计
© 2012 www.xueweilunwen.com
|