学位论文 > 优秀研究生学位论文题录展示

流水线模数转换器双模式数字后台校正技术

作　者: 殷秀梅
导　师: 杨华中
学　校: 清华大学
专　业: 电子科学与技术
关键词: 流水线模数转换器 数字校正 级间增益误差 运放有限增益
分类号: TN792
类　型: 博士论文
年　份: 2010年
下　载: 69次
引　用: 0次
阅　读: 论文下载
 

内容摘要


无线通信技术的进步带动了对高速高精度模数转换器的需求。与其他结构的模数转换器相比,流水线模数转换器更适合应用于高速高精度领域,并且随着通信系统复杂度的提高,其未来会朝着更高速更高精度的方向发展。然而,随着CMOS工艺的进步,模拟电路设计面临越来越多的挑战,成为制约模数转换器速度和精度提高的瓶颈。随着集成电路向片上系统(SOC)发展,利用数字电路校正和补偿模拟电路误差成为未来集成电路的设计趋势,在现有的数字辅助模拟的设计技术中,数字后台校正技术由于具有不中断模拟电路正常工作,能实时跟踪温度、电源电压变化的优势,成为未来流水线模数转换器的重要发展方向之一。本论文围绕流水线模数转换器数字后台校正技术,主要完成了以下研究工作:分析了限制流水线模数转换器速度和精度的电路非理想因素,并建立了电路误差的数学模型;回顾并讨论了现有校正技术的优缺点,阐述了数字后台校正技术的原理,分析了现有数字后台校正算法存在的问题;对影响数字后台校正精度的因素进行了深入研究,推导出伪随机序列幅度误差与模数转换器精度间的关系。本文提出了一种产生运算放大器输入共模参考电压的技术。运放输入共模参考电压由提供运放静态偏置的偏置电路产生,能保证运放输入管在不同的工艺角、温度和电源电压下始终工作在饱和区,省略了额外的输入共模参考电压驱动器,节省了芯片功耗和面积。采用该技术在0.18-μm CMOS工艺下实现了不带数字校正的12-bit 40-MS/s流水线模数转换器,测试表明,当采样率为40 MS/s时,输入19.1-MHz正弦信号,SNDR和SFDR分别大于67 dB和80 dB,功耗为76 mW。本文提出了双模式数字校正技术,模数转换器初始化模式下纠正伪随机序列幅度误差,工作模式下对级间增益误差进行后台校正。与现有文献相比,该算法减小了模拟电路复杂度,改善了校正算法性能,提高了模数转换器精度和良率。工作模式下采用低增益运放,大幅降低了设计难度,更符合CMOS工艺发展趋势。本文在12-bit 40-MS/s流水线模数转换器原型芯片上实现了双模式数字校正技术。正常工作时,模数转换器第1级采用直流增益仅为58 dB的单级套筒式运算放大器。测试表明,采用本文提出的校正技术,模数转换器INL最大值从4.75 LSB降低到0.65 LSB;在采样率为40 MS/s,输入信19.1 MHz正弦信号时,SNDR和SFDR分别达到66 dB和80 dB。

全文目录


摘要  4-5
Abstract  5-10
第1章 引言  10-17
  1.1 研究背景  10-12
  1.2 国际国内研究现状  12-14
  1.3 本文主要工作  14-16
  1.4 论文结构  16-17
第2章 流水线模数转换器  17-29
  2.1 概述  17
  2.2 系统结构  17-18
  2.3 性能指标  18-20
  2.4 冗余编码技术  20-23
  2.5 流水线模数转换器的误差来源  23-28
  2.6 小结  28-29
第3章 数字后台校正算法的原理与实现  29-55
  3.1 概述  29
  3.2 系统结构  29-30
  3.3 流水线模数转换器误差建模  30-32
  3.4 误差估计原理  32-44
    3.4.1 一阶失真项的误差估计原理  32-39
    3.4.2 高阶失真项的误差估计原理  39-44
  3.5 误差纠正原理  44-47
    3.5.1 基于统计的误差纠正技术  45-46
    3.5.2 基于相关的误差纠正技术  46-47
  3.6 基于统计和基于相关算法的对比  47-48
  3.7 基于统计的数字后台校正算法实现及仿真  48-54
    3.7.1 基于12-bit 40-MS/s 流水线模数转换器的算法仿真  49-52
    3.7.2 基于14-bit 100-MS/s 流水线模数转换器的算法仿真  52-54
  3.8 小结  54-55
第4章 改进的双模式数字后台校正算法  55-76
  4.1 概述  55
  4.2 余差电压差误差  55-62
    4.2.1 余差电压差精度与模数转换器精度的关系  56-59
    4.2.2 影响余差电压差精度的因素  59-62
  4.3 双模式数字后台校正算法  62-65
  4.4 与现有算法的对比  65-66
  4.5 双模式数字后台校正算法的仿真  66-75
    4.5.1 基于12-bit 40-MS/s 模数转换器的仿真结果  67-68
    4.5.2 基于14-bit 100-MS/s 模数转换器的仿真结果  68-70
    4.5.3 校正前后模数转换器的良率仿真结果  70-75
  4.6 小结  75-76
第5章 12-bit 40-MS/s 流水线模数转换器  76-93
  5.1 概述  76
  5.2 系统结构  76-77
  5.3 电路设计  77-86
    5.3.1 时钟链  77-79
    5.3.2 采样保持器  79-80
    5.3.3 每级多比特结构  80-82
    5.3.4 运算放大器  82-83
    5.3.5 运放输入共模参考电压的产生  83-84
    5.3.6 子模数转换器  84-86
  5.4 测试结果  86-90
  5.5 文献比较  90-91
  5.6 小结  91-93
第6章 带双模式数字后台校正的 12-bit 40-MS/s 流水线模 数转换器  93-104
  6.1 概述  93
  6.2 系统结构  93-94
  6.3 双模式数字后台校正  94-95
  6.4 运算放大器的设计  95-96
  6.5 测试结果  96-101
  6.6 文献比较  101-103
  6.7 小结  103-104
第7章 结论及展望  104-107
  7.1 论文工作总结  104-105
  7.2 工作展望  105-107
参考文献  107-112
致谢  112-114
个人简历、在学期间发表的学术论文与研究成果  114

相似论文

  1. 14比特100兆采样/秒流水线模数转换器研究与设计,TN792
  2. 12位高速高精度ADC的研究与设计,TN792
  3. 基于流水线模数转换器的子ADC的研究与设计,TN792
  4. 一种高速流水线结构模数转换器的设计,TN792
  5. 12bit-100MHz流水线模数转换器关键单元的研究与设计,TN792
  6. 动物习性研究中数字标识符识别的研究,TP391.41
  7. 一种12位50MSPS低功耗流水线ADC的研究与实现,TN792
  8. 10位流水线A/D转换器的研究与实现,TN792
  9. 12位10MHz流水线ADC的研究与设计,TN792
  10. 12位CMOS流水线型A/D转换器的设计,TN792
  11. 高速Pipeline ADC中的Sub-ADC研究与设计,TN792
  12. 标准数字CMOS工艺下视频模拟前端IP核的设计,TN432
  13. 一种高速高精度采样/保持电路的设计与实现,TN792
  14. 1.8V，12-bit，100MHz流水线结构模数转换器,TN792
  15. 高速流水线A/D转换器的数字流水线校正技术,TN792
  16. 0.18μm CMOS Pipelined ADC新型校正算法研究,TN792
  17. 基于数字校正技术的二步流水线式A/D转换器的研究与设计,TN792
  18. 12位流水线型A/D转换器设计,TN792
  19. 12bit，100MS/s采样率流水线ADC的设计与实现,TN792
  20. 应用于数字视频接收器的低功耗高速流水线模数转换器的研究,TN792

中图分类: > 工业技术 > 无线电电子学、电信技术 > 基本电子电路 > 数字电路 > 数模、数模转换电路
© 2012 www.xueweilunwen.com