学位论文 > 优秀研究生学位论文题录展示

标准数字CMOS工艺下视频模拟前端IP核的设计

作　者: 顾今龙
导　师: 洪志良
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: 视频模拟前端箝位电路带宽可配置低通滤波器增益可编程放大器流水线模数转换器数字CMOS工艺
分类号: TN432
类　型: 硕士论文
年　份: 2009年
下　载: 195次
引　用: 0次
阅　读: 论文下载

内容摘要

视频模拟前端芯片主要的功能是对模拟视频信号进行滤波、放大和量化,使模拟信号转换成可以被数字信号处理模块处理的数字信号。视频模拟前端被广泛地应用于数码相机、摄像机、数字电视和监视器等消费类电子产品中。因此,设计高性能、高兼容性、低成本的视频前端芯片具有很大的市场价值。本文的研究课题是带宽和增益可配置的高速、高精度、低功耗的视频模拟前端(video analog front end,VAFE)IP核。本文设计了一个10位精度、100兆赫兹采样频率的视频模拟前端IP核。该IP核的主要模块有箝位电路、低通滤波器(low pass filter,LPF)和集成了可编程增益放大器(programmable gain amplifier,PGA)的流水线模数转换器(analogdigital converter,ADC)。本文研究了视频模拟前端各主要模块性能和模拟前端的整体性能之间的关系,并在这些研究的基础上,根据系统性能可配置的设计思想,提出了适合各个模块的不同的可配置方案。作者通过研究不同结构的箝位电路,提出了适合本模拟前端的电荷泵结构的箝位电路,利用数字信号控制箝位电路的充放电电流,实现了高速高精度的箝位功能。为了满足视频信号对带宽的要求,本文提出了具有高通带、带宽可配置的低通滤波器。低通滤波器的最大带宽可达40兆赫兹,并且可以通过调节电阻阵列实现带宽可调。最后,本文设计了一个10位100兆赫兹流水线结构的ADC。这个ADC集成了一个PGA,实现了增益可调。并且采用错列金属叉指电容和共极板金属叉指电容来代替金属-绝缘体-金属(metal-insulator-metal,MIM)电容,达到了与MIM电容接近的性能。本文还使用了对称栅压自举开关、衬底自适应变换开关、薄栅输入对管运算放大器等技术,降低了ADC的功耗并且提高了线性度。这个ADC采用0.18μm标准数字CMOS工艺进行了流片和测试,电源电压为3.3/1.8 V,芯片面积为2.7 mm~2,测试结果显示当采样频率为100 MHz,输入信号为5.1 MHz,幅度为满幅(差分2V)的正弦波时,输出信号的信号-噪声-失真比(signal to noise and distortation ratio,SNDR)为48.7 dB,有效位数(effectivenumber of bits,ENOB)为7.8位,功耗为53毫安。作者根据对ADC测试结果的研究,改进了电路,并且将ADC和箝位电路、低通滤波器整合成一个完整的VAFE IP核,该IP核已完成版图设计,目前正在流片测试阶段。

全文目录

摘要  5-6
Abstract  6-8
第1章绪论  8-14
  1.1 概述  8
  1.2 视频模拟前端芯片的应用  8-12
  1.3 本文的研究目标  12
  1.4 本文的主要工作和贡献  12-13
  1.5 本文的组织结构  13-14
第2章视频模拟前端IP核概述  14-19
  2.1 视频模拟前端的系统结构  14-15
  2.2 视频模拟前端的性能指标  15-19
    2.2.1 微分非线性(DNL)  15-16
    2.2.2 积分非线性(INL)  16-17
    2.2.3 信号-噪声比(SNR)  17
    2.2.4 信号-噪声和失真比(SNDR)  17
    2.2.5 总谐波失真(THD)  17
    2.2.6 无杂散动态范围(SFDR)  17-18
    2.2.7 有效位数(ENOB)  18-19
第3章基于性能可配置的系统设计  19-25
  3.1 可编程配置的模拟电路的设计思想  19
  3.2 基于带宽、增益可配置的系统设计  19-20
  3.3 增益可配置的PGA  20-22
  3.4 带宽可配置滤波器  22
  3.5 量化范围可配置ADC  22-25
第4章视频模拟前端IP核的误差分析  25-29
  4.1 失调误差  25
  4.2 增益误差  25-26
  4.3 噪声分析  26-27
  4.4 增益非线性引入的误差  27
  4.5 MOS开关的误差分析  27-29
第5章 10bit,100MS/s视频模拟前端电路设计  29-51
  5.1 箝位电路的设计  29-33
    5.1.1 视频信号的格式和时序  29-30
    5.1.2 箝位电路的拓扑结构  30-31
    5.1.3 箝位电路的具体电路设计  31-33
  5.2 缓冲器和带宽可配置滤波器的设计  33-37
    5.2.1 滤波器拓扑结构的设计  33
    5.2.2 滤波器RC参数的确定  33-36
    5.2.3 滤波器的核心模块——运算放大器的设计  36-37
  5.3 10位100MS/s流水线ADC的设计  37-51
    5.3.1 系统描述  37-39
    5.3.2 可编程增益放大器的设计  39-48
    5.3.3 可配置电压源和电流源的设计  48-51
第6章电路的仿真和测试  51-58
  6.1 ADC动态和静态参数的测试方案  51-52
  6.2 模拟前端IP核的版图和仿真结果  52-54
  6.3 10-bit 100MS/s流水线ADC的测试结果和分析  54-56
  6.4 测试总结  56-58
第7章总结和展望  58-59
参考文献  59-61
致谢  61-62

标准数字CMOS工艺下视频模拟前端IP核的设计

内容摘要

全文目录

相似论文