学位论文 > 优秀研究生学位论文题录展示
面向数字系统的确定性自测试与延迟故障测试
作 者: 赵阳
导 师: 向东
学 校: 清华大学
专 业: 计算机科学与技术
关键词: 可测试性设计 确定性自测试 路径延迟故障测试
分类号: TN407
类 型: 硕士论文
年 份: 2007年
下 载: 90次
引 用: 0次
阅 读: 论文下载
内容摘要
集成电路测试是微电子领域中一个日益重要的问题。可测性设计尽可能早的在集成电路设计时考虑测试问题。内建自测试设计(BIST)是可测性设计的一种重要方法。本论文对数字系统基于扫描的BIST技术进行了深入研究。路径延迟故障测试能够检测到针对固定型故障的测试向量所无法检测到的缺陷。我们针对路径延迟故障的故障模拟问题也进行了深入的研究。论文提出了一个基于扫描森林结构和加权扫描选通信号的自测试策略,来获得针对单固定型故障的100%故障覆盖率。这一自测试策略包含伪随机测试阶段和确定性测试阶段。一个新的测度被提出以获得具有较少的确定位数量的确定性测试向量。对于所有的实验电路,通过使用级数为确定性测试向量的确定位数量最大值的线性反馈移位寄存器,本策略可以编码所有的确定性测试向量。论文提出了一个针对路径延迟故障的快速并精确的故障模拟器。这一故障模拟器基于robustly testable路径集和non-robustly testable路径集构造选择路径电路。故障模拟被简化为在原始电路上的逻辑模拟。通过有效的修剪选择路径电路,我们提出了一个基于选择性后向追踪策略的故障抛弃技术。同时,修剪过程提高了故障模拟的速度,并保证故障模拟的精确性。
|
全文目录
摘要 3-4 Abstract 4-7 第1章 引言 7-12 1.1 数字系统测试的重要性 7-8 1.2 数字系统测试技术的背景知识 8-11 1.2.1 确定性自测试设计 8-10 1.2.2 延迟故障的测试设计 10-11 1.3 论文工作的主要内容 11-12 第2章 基于加权扫描选通信号的可重构扫描结构的确定性自测试 12-35 2.1 背景技术简介 12-13 2.2 基于加权扫描选通信号的可重构扫描结构的确定性自测试 13-28 2.2.1 可重构扫描结构 13-17 2.2.2 基于加权扫描选通信号和扫描森林的扫描自测试 17-21 2.2.3 引导生成具有较少数量的确定位的确定性测试向量的测度 21-23 2.2.4 编码技术 23-28 2.2.4.1 确定性自测试的本原多项式选择 23-25 2.2.4.2 确定性自测试的编码技术 25-27 2.2.4.3 分散确定位 27-28 2.3 实验结果及分析 28-35 2.3.1 “1-测试”的实验结果 28-33 2.3.2 “n-测试”的实验结果 33-35 第3章 路径延迟故障的快速精确故障模拟方法 35-45 3.1 背景技术简介 35 3.2 路径延迟故障的快速精确故障模拟方法 35-39 3.2.1 相关定义 35-36 3.2.2 构造无扇出的选择路径电路 36-38 3.2.3 基于选择性后向追踪的故障抛弃策略 38-39 3.3 实验结果及分析 39-45 第4章 结论 45-47 4.1 论文工作总结 45 4.2 论文工作展望 45-47 参考文献 47-50 致谢 50-51 个人简历、在学期间发表的学术论文与研究成果 51
|
相似论文
- SOC设计中IP核的测试方法与应用,TN402
- 基于两级扫描结构路径延迟故障的低功耗测试,TN407
- 视频后处理芯片中核心算法的硬件实现及芯片的可测试性设计,TN949.1
- 媒体处理器的设计和验证研究,TP332
- 基于RT量子器件的数字电路设计,TN79
- 计算机硬件电路可测试性设计与自动测试的实现,TP331
- 芯片验证测试及失效分析技术研究,TN407
- 高性能通用处理器的可测试性设计研究,TP332
- X微处理器调试结构的设计及实现,TP332
- 机电产品测试性辅助分析与决策相关技术研究,TH17
- 芯片设计中的可测试性设计技术,TN402
- JTAG控制器的设计,TN407
- 高性能可测试性电路设计,TN402
- 数字集成电路可测试性设计研究与应用,TN431.2
- 无关位在被测电路自己施加测试矢量方法中的研究与应用,TN407
- 嵌入式计算机可测试性设计,TP368.11
- 混合集成电路可测试性设计的研究,TN45
- 片上网络低费用测试方法研究,TN407
- 数字视频处理芯片架构设计及核心去隔行算法实现,TP391.41
- 基于JTAG的基带芯片可测试性结构的设计,TN402
中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 测试和检验
© 2012 www.xueweilunwen.com
|