学位论文 > 优秀研究生学位论文题录展示

E1/T1成帧器的设计与实现

作　者: 景焕
导　师: 王明江
学　校: 哈尔滨工业大学
专　业: 微电子学与固体电子学
关键词: E1成帧 T1成帧帧同步 AIS告警 RRA告警
分类号: TN915.05
类　型: 硕士论文
年　份: 2009年
下　载: 58次
引　用: 0次
阅　读: 论文下载

内容摘要

互联网的出现和不断发展为现代通讯带来巨大变革。T1、E1接入技术最初被用来进行语音通讯,目前,主要用于承载多路语音、视频、数据等信息传输,并广泛地应用于接入网络的数据业务中。线接口成帧器芯片是T1、E1接入技术的关键技术之一。随着通讯事业的迅速发展,T1、E1接入技术的广泛使用,市场对线接口成帧器芯片的需求越来越大;研究设计线接口成帧器芯片,提高集成通路数目和帧同步速率,具有重要的应用价值和巨大的市场前景。本文首先研究了E1/T1线接口成帧器的工作原理,以及ITU-T G.704和ITU-T G.706等通讯协议。对E1/T1的关键技术,如各种帧格式的同步、各种告警方式、信令信息提取的实现方式等进行了研究。在此基础上实现了一款符合ITU-T G.704和ITU-T G.706协议要求的成帧器。论文主要对T1成帧器部分的快速定帧进行了详细的研究,设计了一种新的结构,采用了搜索状态机,状态存储器和读写地址产生器的架构,利用了较小的存储器,减小了装置的实现面积,加快了T1帧同步的速度。整个电路的实现利用Verilog硬件描述语言来实现,并对所设计的E1/T1成帧器进行了功能仿真和FPGA验证,结果表明所设计的成帧器能够正确快速的提取帧头、实现定帧,并正确的实现了告警、信令提取等附加功能。最后,论文采用中芯国际SMIC 0.13um CMOS工艺库,使用Synopsys公司综合工具Design Compiler对成帧器进行综合,综合面积为319590.375um2,折合大约29118门,工作频率最大为65.536MHz,样片测试结果的正确性进一步证明了本设计的正确性和可行性。

全文目录

摘要  4-5
Abstract  5-8
第1章绪论  8-12
  1.1 课题背景  8
  1.2 国内外的发展状况  8-10
  1.3 本论文的研究内容和结构安排  10-12
第2章 E1/T1 成帧器工作原理及相关通信协议分析  12-20
  2.1 成帧器的工作原理  12-13
  2.2 相关通信协议分析  13-19
    2.2.1 帧同步功能介绍  13-16
    2.2.2 附加功能介绍  16-19
  2.3 本章小结  19-20
第3章接收成帧器的设计与实现  20-48
  3.1 前言  20
  3.2 E1 接收成帧器的设计与实现  20-30
    3.2.1 E1 接收成帧器的总体结构  20-22
    3.2.2 E1 接收成帧器子模块的设计  22-30
  3.3 T1 接收成帧器的设计与实现  30-47
    3.3.1 T1 接收成帧器的总体结构  30-31
    3.3.2 T1 接收成帧器子模块的设计  31-47
  3.4 本章小结  47-48
第4章发送成帧器的设计与实现  48-53
  4.1 前言  48
  4.2 E1 发送成帧器的设计与实现  48-50
    4.2.1 E1 发送成帧器的功能描述  48-49
    4.2.2 E1 发送成帧器的设计  49-50
  4.3 T1 发送成帧器的设计与实现  50-52
    4.3.1 T1 发送成帧器的功能描述  50-51
    4.3.2 T1 发送成帧器的详细设计  51-52
  4.4 本章小结  52-53
第5 章 FPGA验证  53-58
  5.1 验证环境  53-54
  5.2 验证内容及结果  54-56
  5.3 本章小结  56-58
结论  58-59
参考文献  59-65
致谢  65

E1/T1成帧器的设计与实现

内容摘要

全文目录

相似论文