学位论文 > 优秀研究生学位论文题录展示

基于FPGA的I～2C总线控制器的设计

作　者: 蒋俊华
导　师: 张伟风
学　校: 河南大学
专　业: 微电子学与固体电子学
关键词: 现场可编程逻辑门阵列 QuartusⅡ I~2C总线控制器状态机时序仿真
分类号: TM571
类　型: 硕士论文
年　份: 2007年
下　载: 977次
引　用: 2次
阅　读: 论文下载

内容摘要

随着微电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programable Logic Device),现场可编程逻辑门阵列FPGA(Field Progamable Gate Array)完全可以取代大规模集成电路芯片,实现数字电路系统设计的功能。尤其现场可编程逻辑门阵列FPGA兼具可编程逻辑器件PLD的现场可编程性,以及集成度高的优点,受到工程界高度的重视。I~2C总线以接口简单,成本底,可扩展性好在数字系统中得到了广泛的应用。硬件描述语言是数字系统高层设计的核心,是实现数字系统设计新方法的关键技术之一。本课题正是利用Verilog HDL语言在FPGA上实现I~2C总线控制器的功能。首先研究了I~2C总线的规范,又简要介绍了QuartusⅡ设计环境和设计方法,以及FPGA的设计流程。在此基础上,重点介绍了I~2C控制器的总体设计方案,详细描述时序状态机的工作原理和Verilog HDL语言的实现,以及在QuartusⅡ平台上的时序仿真。本系统采用了自顶向下的设计方法,利用了Verilog HDL语言的结构描述风格,把整个设计分成6个模块,时钟分频模块,寄存器组模块,数据接收模块,数据发送模块,输出缓冲模块,时序控制模块,顶层模块也采用语言描述。以Altera公司的cyclone II系列的EP2C35器件为载体,设置相应的参数,在QuartusⅡ开发平台上,实现系统的功能和时序仿真。

全文目录

摘要  3-4
ABSTRACT  4-7
第1章绪论  7-15
  1.1 I~2C 总线的历史  7-8
  1.2 I~2C 总线的优点  8-10
  1.3 FPGA 的发展及应用  10-13
  1.4 课题的主要工作以及论文的组织  13-15
第2章 I~2C 总线技术的研究  15-26
  2.1 I~2C 总线的概念  15-16
  2.2 I~2C 总线的信号线和接口电路  16-17
  2.3 I~2C 总线的位传输  17-21
    2.3.1 数据的有效性  17
    2.3.2 I~2C 总线数据传送的开始和停止  17-19
    2.3.3 总线信号的时序  19-21
  2.4 I~2C 总线的数据传输  21-25
    2.4.1 总线传输的字节格式  21
    2.4.2 总线的响应（Acknowledge）  21-22
    2.4.3 总线的数据传输格式  22-25
  2.5 重复起始条件  25
  2.6 子地址  25-26
第3章设计环境和设计方法  26-32
  3.1 设计环境  26-27
  3.2 设计方法  27-29
  3.3 基于FPGA 的数字电路的设计流程  29-32
第4章 I~2C总线控制器的设计  32-65
  4.1 实现功能  32-33
  4.2 I~2C总线控制器的顶层设计  33-35
  4.3 顶层模块结构的划分  35-36
  4.4 内部模块的设计和VERILOG实现  36-65
    4.4.1 时钟分频器  36-39
    4.4.2 接收寄存器  39-42
    4.4.3 发送寄存器  42-45
    4.4.4 时序控制模块  45-57
    4.4.5 输出缓冲器  57-59
    4.5.6 顶层文件  59-65
第5章 I~2C总线控制器的硬件仿真  65-71
  5.1 器件的选择  65-66
  5.2 硬件仿真  66-71
参考文献  71-73
结论  73-74
致谢  74-75
攻读硕士学位期间已发表和递交的论文  75-76
附录  76-78

基于FPGA的I～2C总线控制器的设计

内容摘要

全文目录

相似论文