学位论文 > 优秀研究生学位论文题录展示

基于IP的计算机图像处理技术的实现

作　者: 陈沛文
导　师: 邓彬
学　校: 电子科技大学
专　业: 信号与信息处理
关键词: IP 块计算机图像 FPGA DDR PCI 大视场
分类号: TP391.41
类　型: 硕士论文
年　份: 2005年
下　载: 167次
引　用: 1次
阅　读: 论文下载

内容摘要

已验证的可重复使用的IC 模块称为IP (知识产权) 模块, 在FPGA的设计中直接使用IP的这种设计方法就称为基于IP的设计方法。本文使用了基于IP的设计方法,设计实现了一种计算机图像转换卡。该卡是以高密度高性能的FPGA芯片为核心,图像采集芯片、图像输出芯片、PCI桥芯片、DDR动态存储器等为辅助的PCI扩展卡。它能依照由PC机根据要求计算出的一系列参数,将原始图像转换为所需要的图像并输出。其中,FPGA要实现图像采集、计算和输出等功能,实现与图像采集芯片、图像输出芯片、PCI桥芯片、动态存储器的高效接口。同时,为了实现高帧率的输出图像,必须更有效的使用各种片内外资源,这就涉及到各种复杂的数据调度问题。本文详细描述了FPGA中各IP块的设计思路和实现方式,其中涉及计算机图像格式、动态存储器控制、存储器调度机制等多种内容,并介绍了软IP核的生成,同时简单描述了图像处理卡的设计和实现。本文给出了一种图像处理卡的应用实例——多通道曲面投影机。多通道曲面投影校正机是一种大屏幕显示系统,它将多个图像源生成的图像根据投影屏的几何形状做预处理,输出到多个投影仪上,最终实现相对视点正确的大屏幕图像。

全文目录

第一章前言  8-9
  1.1 课题研究背景  8
  1.2 课题研究目标  8
  1.3 课题研究意义  8-9
第二章 IP 复用技术简介  9-10
  2.1 IP 核  9
  2.2 IP 模块的重用  9-10
第三章图像转化卡的设计和实现  10-28
  3.1 图像转换卡框架  10-11
  3.2 计算机图像输出接口  11-15
    3.2.1 XVGA  12
    3.2.2 DVI (Digital Visual Interface)数字视频接口  12-14
    3.2.3 VESA 时间标准  14-15
  3.3 FPGA 的选取  15-19
    3.2.4 嵌入式存储器TriMatrix:  16
    3.2.5 DSP 块:  16
    3.2.6 高带宽 I/O 标准和高速接口  16-17
    3.2.7 用于系统时钟管理的PLL  17-19
  3.4 图像采集芯片的选取  19-20
  3.5 图像输出芯片的选取  20-22
  3.6 DDR SDRAM  22-23
  3.7 图像处理卡的实现  23-28
第四章计算机图像处理核心FPGA 的Verilog 设计与实现  28-57
  4.1 FPGA 的设计方法和设计规划  28-29
    4.1.1 基于块的设计流程  28
    4.1.2 设计分割  28
    4.1.3 QuatusII 中基于块的设计的实现  28-29
  4.2 系统结构分析与建模  29-31
  4.3 IP 的HDL 设计与实现  31-57
    4.3.1 图像采集模块  31-34
      4.3.1.1 基本功能  31
      4.3.1.2 内部功能块定义  31-33
      4.3.1.3 Fif0246 功能及特性  33
      4.3.1.4 InputControl 功能、设计思想及特性  33-34
    4.3.2 图像输出模块  34-39
      4.3.2.1 基本功能  34-35
      4.3.2.2 内部功能块定义说明  35-37
      4.3.2.3 fifo_24_2048_DDR 功能及特性  37
      4.3.2.4 PPimageOut 的功能,设计思路和特性  37-39
    4.3.3 图像计算模块实例  39-46
      4.3.3.1 功能说明  39
      4.3.3.2 实现方法  39-40
      4.3.3.3 paraTableRead 模块功能及设计思想  40-42
      4.3.3.4 pixelSelect 模块功能及设计思想  42-45
      4.3.3.5 ImageMult_Add 模块功能及设计思想  45
      4.3.3.6 Rimagefifo 模块功能及设计思想  45-46
    4.3.4 DDR SDRAM 操作模块  46-53
      4.3.4.1 基本功能  46-47
      4.3.4.2 DDR 器件初始化过程  47-49
      4.3.4.3 FwriteAline 操作的说明和实现方式  49-51
      4.3.4.4 FreadAline 操作的说明和实现方式  51-52
      4.3.4.5 Fread2word 操作的说明和实现方式  52
      4.3.4.6 共享资源Fdataenable,Fnewframe  52-53
    4.3.5 RamRoll 模块说明  53-55
      4.3.5.1 基本功能  53
      4.3.5.2 设计思路  53-55
    4.3.6 bankRoll 模块说明  55-57
      4.3.6.1 基本功能  55-56
      4.3.6.2 设计思路  56-57
第五章时序分析、软IP 核的生成和系统的综合  57-61
  5.1 时序分析  57-58
  5.2 软IP 核生成  58-60
    5.2.1 Top-Down vs. Bottom-up  58-59
    5.2.2 利用QuatusII 生成软IP 核  59-60
  5.3 系统综合  60-61
第六章系统仿真与设计验证  61-66
  6.1 测试平台  61-62
  6.2 在大视场系统中的应用  62-66
    6.2.1 大视场系统简介  62-63
    6.2.2 大视场系统中图像校正的实现原理  63-65
      6.2.2.1 图像校正方式简述  63-64
      6.2.2.2 双线性插值  64-65
    6.2.3 应用结果  65-66
第七章结论与展望  66-68
  7.1 全文工作总结  66
  7.2 未来研究展望  66-68
参考文献  68-70
致谢  70-71

相似论文

基于FPGA的电磁超声检测系统的研究,TH878.2
基于FPGA的五相PMSM驱动控制系统的研究,TM341
LXI任意波形发生器研制,TM935
基于FPGA的射频功放数字预失真器设计,TN722.75
突发OFDM系统同步与信道估计算法及FPGA实现,TN919.3
直扩系统抗多径性能分析及补偿方法研究,TN914.42
电视制导系统中视频图像压缩优化设计及实现研究,TN919.81
基于FPGA的多用户扩频码捕获研究及硬件仿真,TN914.42
高性能计算机I/O总线技术研究,TP336
基于FPGA的数字图像处理基本算法研究与实现,TP391.41
基于FPGA的高速图像预处理技术的研究,TP391.41
PCI-E总线高速数据采集回放模块研制,TP274.2
基于FPGA的高速数字图像采集与接口设计,TP274.2
基于FPGA的电感传感器数据采集系统的研制,TP274.2
PCI-E数字化仪研制,TP274.2
基于Nios的串行总线分析仪研制,TP274
基于FPGA-RocketIO_X的PMC高速数据传输板开发,TP274.2
PXI高性能数字I/O模块研制,TP274
LXI计数器研制,TP274
基于FPGA的高速实时数据采集系统,TP274.2
易化PCI对比直接PCI治疗ST段抬高性心肌梗死的有效性及安全性分析,R542.22