学位论文 > 优秀研究生学位论文题录展示

符合DVB-T标准的维特比译码器的实现研究

作　者: 李成诗
导　师: 赖宗声
学　校: 华东师范大学
专　业: 微电子学与固体电子学
关键词: DVB-T 卷积码维特比译码器解增信删余软判决现场可编程门阵列
分类号: TN764
类　型: 硕士论文
年　份: 2006年
下　载: 172次
引　用: 0次
阅　读: 论文下载

内容摘要

随着科技的发展，纠错码和差错控制技术在我们的生活里扮演了越来越重要的角色，其中卷积码由于其出色的纠错性能而得到了广泛使用。Viterbi译码算法是卷积码的一种概率译码算法，自Viterbi算法提出以来，无论在理论上还是在实践上都得到了极其迅速的发展。本论文对符合DVB-T标准的维特比译码器进行了研究，它是整个DVB-T接收机内码解码的核心部分，有重要的研究价值。本文在综合了国内外近年来在维特比译码算法以及相关实现技术研究进展的基础上，从降低复杂度和功耗的角度，自主独立完成了维特比译码器行为级设计，并下载到Xilinx公司的VirtexⅡ系列xc2v1000器件中，经验证功能正确。本文主要做了以下几个方面的工作： 1、采用了软判决译码，将输入数据利用3位偏移码来表示，分析了求欧式距离的几种常用方法，从理论上对其计算过程进行了简化，方便了硬件实现。 2、对解增信删余的过程进行了详细讨论，在硬件实现上丢弃了传统的FIFO结构，节省了资源，降低了实现的复杂度。 3、为了实现低功耗设计，采取了以下措施：加比选单元采用了改进的T算法来实现，减少了不必要的操作，同时路径度量值只需要5位表示，相对于传统方法的9位大大降低了功耗；路径度量管理单元采用了串并结合的结构来实现，相比全并行结构大大降低了功耗；利用预计算方法来计算新的路径度量值，相比传统方法功耗降低了约30％。 4、为了节省存储资源，利用地址扰乱技术对路径度量的存储管理采用了原位更新的方式。本文对幸存路径管理单元结合低译码延迟和低功耗要求，提出了一种新型的改进分段执行Hybrid Trace Forward方法，减少了存储量，并将每段存储块的长度定为6，极大的简化了译码输出过程。 5、整个设计采用VirtexⅡ系列xc2v1000-6fg256实现，最高工作频率可达231MHz，译码延时为490个时钟周期。利用Xilinx公司的XST软件进行了综合并下载至xc2v1000器件中，经验证功能正确。

全文目录

第一章绪论  10-15
  1.1 引言  10
  1.2 差错控制编码技术及DVB-T接收系统简介  10-12
  1.3 本论文的选题意义和研究内容  12-15
第二章 Viterbi算法原理  15-32
  2.1 卷积码基础  15-20
  2.2 维特比译码算法原理  20-29
  2.3 卷积码的增信删余及其译码  29-31
  2.4 本章小结  31-32
第三章维特比译码器的结构及优化  32-59
  3.1 引言  32
  3.2 Viterbi译码器的框架结构  32-33
  3.3 基二和基四维特比算法  33-36
  3.4 路径度量溢出处理方法  36-38
  3.5 改进的T算法  38-41
  3.6 PMU模块的结构设计及低功耗优化  41-49
  3.7 幸存度量管理模块(SMU)的结构设计  49-58
  3.8 本章小结  58-59
第四章维特比译码器的硬件实现  59-75
  4.1 维特比译码器的系统结构  59
  4.2 解增信删余模块设计  59-62
  4.3 分支度量计算模块(BMU)的设计  62-63
  4.4 基于M-T算法的PMU模块的实现  63-71
  4.5 SMU模块的实现  71-73
  4.6 BER监控模块的设计与实现  73-74
  4.7 小结  74-75
第五章维特比译码器的FPGA实现和功能验证  75-82
  5.1 基于FPGA的数字设计流程  75-76
  5.2 系统设计方案  76-78
  5.3 功能仿真与综合结果分析  78-79
  5.4 FPGA验证结果  79-81
  5.5 小结  81-82
第六章小结与展望  82-84
  6.1 论文小结  82-83
  6.2 展望  83-84
附录A  84-85
攻读硕士学位期间发表的学术论文目录  85
攻读硕士学位期间申请和获得专利情况  85-86
参考文献  86-89
致谢  89

符合DVB-T标准的维特比译码器的实现研究

内容摘要

全文目录

相似论文