学位论文 > 优秀研究生学位论文题录展示

一种高精度逐次逼近模数转换器的研究与设计

作　者: 乔高帅
导　师: 戴庆元
学　校: 上海交通大学
专　业: 微电子学与固体电子学
关键词: SAR 高精度全差分比较器失调消除误差校准
分类号: TN792
类　型: 硕士论文
年　份: 2010年
下　载: 269次
引　用: 0次
阅　读: 论文下载

内容摘要

数字信号具有抗干扰能力强、易于集成、功耗小、成本低的综合优势,因此越来越多的模拟信号处理逐渐被数字信号技术所取代。然而,自然界的光、热、声、电、磁等信号都是模拟量,为了使这些模拟信号能够被计算机处理,需要将这些在时间幅度上连续的模拟信号转换为离散的数字信号,模数转换器(ADC)就是实现这样功能的模块。逐次逼近(SAR)模数转换器具有中等转换速度、中等精度、低功耗和低成本的综合优势,它在便携式仪表、工业控制等领域得到了非常广泛的应用。本论文以中速、高精度逐次逼近结构(SAR)模数转换器的分析和设计为研究方向,从逐次逼近ADC原理入手,分析比较SAR ADC的典型结构,最终确定采用分段电容阵列结构来实现该设计。由于实现高精度SAR ADC的难点在于电容、电阻之间匹配误差以及比较器固有的失调误差,所以本文重点讨论了高精度比较器的失调误差消除技术以及电容失配误差的自校准技术。本论文基于华虹NEC 0.35 ?m工艺,设计了一个电源电压为5 V,转换精度为16位,采样率为294K SP/s的中速、高精度、全差分逐次逼近模数转换器。仿真结果表明,在输入缓慢变化的-10mV~10mV的斜坡电压信号时,输出数字码信号重建后没有遗漏码,并且DNL小于1/2LSB。在输入141kHz正弦信号时,测得整个系统的信噪失真比SNR为86dB,信噪失真比SNDR为83dB,有效位数ENOB为13.59位。

全文目录

摘要  5-6
ABSTRACT  6-8
目录  8-10
第一章引言  10-13
  1.1 研究背景及意义  10-11
  1.2 国内外研究进展与现状  11-12
    1.2.1 低功耗SAR ADC 研究  11
    1.2.2 高精度SAR ADC 研究  11
    1.2.3 高采样率SAR ADC 研究  11-12
  1.3 论文主要内容及组织结构  12-13
第二章 A/D 转换器概述  13-21
  2.1 ADC 性能参数介绍  13-16
    2.1.1 静态特性参数  13-15
    2.1.2 动态特性参数  15-16
  2.2 几种主要的ADC 结构  16-20
    2.2.1 快闪式（Flash ADC）  17
    2.2.2 逐次逼近型（SAR ADC）  17-18
    2.2.3 流水线型（Pipeline ADC）  18-19
    2.2.4 过采样型（Σ - ADC）  19
    2.2.5 几种常见ADC 结构性能比较  19-20
  2.3 小结  20-21
第三章高精度逐次逼近ADC 设计分析  21-39
  3.1 SAR ADC 中的高精度DAC 模块  21-24
    3.1.1 分段电容阵列结构DAC 模块  21-23
    3.1.2 电阻电容混合结构DAC 模块  23-24
  3.2 高速高精度比较器模块  24-31
    3.2.1 比较器结构简介  24-26
      3.2.1.1 开环比较器  25
      3.2.1.2 动态比较器（Latch）  25-26
    3.2.2 比较器失调电压消除技术  26-28
    3.2.3 高速高精度比较器分析  28-31
  3.3 误差自动校准技术  31-33
  3.4 其它影响精度的因素分析  33-38
    3.4.1 噪声因素  33-35
      3.4.1.1 热噪声  34-35
      3.4.1.2 闪烁噪声  35
    3.4.2 开关的非理想效应  35-38
      3.4.2.1 电荷注入  36
      3.4.2.2 时钟馈通  36-38
  3.5 小结  38-39
第四章逐次逼近ADC 电路设计  39-63
  4.1 带隙基准电压源设计  39-43
    4.1.1 带隙基准的原理  39-40
    4.1.2 常见的带隙电路结构  40-41
    4.1.3 本文提出的带隙基准设计电路  41-43
  4.2 DAC 电容网络设计  43-48
    4.2.1 集成电路中的电容  43-45
    4.2.2 电容的匹配  45-47
    4.2.3 电容的选择  47-48
  4.3 开关设计  48-52
    4.3.1 开关的导通电阻  49
    4.3.2 开关的具体设计  49-52
  4.4 比较器设计  52-59
    4.4.1 比较器整体结构  52-54
    4.4.2 Latch 级设计  54-55
    4.4.3 前置放大级设计  55-57
    4.4.4 比较器的整体结构与仿真  57-59
  4.5 数字控制模块设计  59-62
    4.5.1 全定制晶体管级数字控制单元  59-60
    4.5.2 半定制Verilog 代码级数字控制单元  60-62
  4.6 小结  62-63
第五章版图设计考虑及系统仿真结果  63-72
  5.1 系统版图设计考虑  63-66
    5.1.1 版图设计的基本考虑  63-64
    5.1.2 版图设计总体考虑  64-66
  5.2 系统仿真结果  66-71
    5.2.1 静态参数仿真  67-69
    5.2.2 动态参数仿真  69-71
  5.3 小结  71-72
第六章总结与展望  72-74
参考文献  74-79
数字控制模块Verilog 代码（附录）  79-82
致谢  82-83
攻读硕士学位期间已发表或录用的论文、专利  83-86
上海交通大学硕士学位论文答辩决议书  86

一种高精度逐次逼近模数转换器的研究与设计

内容摘要

全文目录

相似论文