学位论文 > 优秀研究生学位论文题录展示

基于差分时域比较器的逐次逼近模数转换器的研究和设计

作　者: 杨思宇
导　师: 洪志良
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: 差分时域比较器逐次逼近模数转换器低功耗
分类号: TN792
类　型: 硕士论文
年　份: 2011年
下　载: 109次
引　用: 0次
阅　读: 论文下载

内容摘要

近年来,国际上对系统集成(SoC)的研究集中在生物医疗,无线微传感器网络等应用上,在这些应用中,基本上都是通过前端的传感器采集声音、压力、温度等信号并将其转化成电信号,然后经过放大和滤波等处理,再由模数转换器将信号转换为数字码供后端的DSP电路进行处理。这些应用往往采用电池供电,因此高能效比的集成电路芯片就显得尤为重要。逐次逼近模数转换器可以满足这些应用中对精度和速度的需求,并且具有很低的功耗,成为最适用于数据采集系统的模数转换器类型。本论文研究和设计了一种基于差分时域比较器的12位,200KS/s的逐次逼近模数转换器。在对前人提出的时域比较器进行改进的基础上,提出了一种新型的差分时域比较器。时域比较器的原理是将输入电压转换为脉冲波形并通过鉴频鉴相器识别得到比较结果。本论文中,比较器采用了全差分结构,抑制了共模噪声,并采用电荷泵对比较器的输入失调电压进行消除,避免了预放大器的使用,降低了转化器的功耗,实现了片上的失调消除。同时,其中的数模转化器采用了带有衰减电容的电容阵列,与传统二进制电容阵列相比,减小了面积和功耗。在设计中对电容的失配引起的非线性误差进行了研究和分析,仿真得到单位电容大小的取值。在版图设计中采用了等比例边中心对称结构,以减小寄生电容带来的非线性误差。芯片采用中芯国际(SMIC) 0.18μm工艺进行流片,芯片面积为2mm×2mm。测试结果显示：模数转换器的DNL为1.3/-1.0LSB, INL为3.6/-3.45LSB。当采样频率为200KHz,输入信号频率为87KHz时,测得的SNDR为59.3dB,达到9.56位有效位数。在1.8V电源电压下,总功耗为72μW,优值(Figure-of-Merit)达到477fJ/conv.-step.

基于差分时域比较器的逐次逼近模数转换器的研究和设计

内容摘要

全文目录

相似论文