学位论文 > 优秀研究生学位论文题录展示

一种高压MOS器件栅极氧化层制程改善方法

作　者: 许喆
导　师: 王琴；王国庆
学　校: 上海交通大学
专　业: 微电子学
关键词: 栅极氧化层高压MOS器件 TDDB VBD 可靠性制程改善 CMP
分类号: TN386.1
类　型: 硕士论文
年　份: 2010年
下　载: 52次
引　用: 0次
阅　读: 论文下载

内容摘要

在0.25um以下的高阶制程中,通常使用蚀刻形成STI (Shallow Trench Isolation)浅沟槽的方式来达到元器件相隔绝的目的。由于制程能力的限制,STI浅沟槽拐角处的硅衬底与一般平坦的硅衬底的氧化速率存在差异,所以整个MOS器件的浅沟槽拐角处的氧化层厚度及平滑度是比较难控制的,这直接影响了栅极氧化层的可靠性。突出表现在TDDB(Time Dependent Dielectric Breakdown)测试不易得到较好的结果。本课题主要介绍在厂内对0.18um EPFLASH (Embedded P-Channel Flash) CMOS(Complementary Metal Oxide Semiconductor)产品工艺进行可靠度评价后,通过对栅极氧化层VBD (Voltage to Breakdown)可靠性均匀度差的问题分析,找出工艺步骤的中的关键环节,进行多项指标监测试验,由各种条件组合下的工程试验数据的支持,得出产品在CMP (Chemical Mechanical Planarization)研磨过程后的STI高度控管的重要性的结论。最后本课题提供了一种关于高压MOS器件栅极氧化层制程的改善方法。该方法主要是通过生产线上对产品CMP研磨后STI高度的QA SPC (Statistical Process Control)控管来保证STI拐角处的氧化层厚度以及平滑度达到规定预设值,从而保证产品VBD均匀度,同时使其在TDDB测试时达到量产标准。该方法的实施有效提高了产品的良率。

全文目录

摘要  2-3
ABSTRACT  3-9
第一章绪论  9-15
  1.1 课题研究背景  9-10
  1.2 课题研究工作的主要内容及意义  10
  1.3 可靠性定义  10
  1.4 VLSI栅极氧化层介质的可靠性研究现状  10-13
  1.5 论文的结构  13-14
  1.6 本章小结  14-15
第二章失效分析、可靠性评价方法  15-44
  2.1 VLSI失效分析技术  15-16
  2.2 失效分析的作用  16-17
  2.3 失效分析工作的流程和通用原则  17-18
    2.3.1 失效分析工作地流程  17
    2.3.2 失效分析的一些原则  17-18
  2.4 VLSI可靠性评价方法  18-43
    2.4.1 可靠性评价机台介绍  19-36
    2.4.2 可靠性评价方法  36-43
  2.5 本章小结  43-44
第三章栅极氧化层可靠性的制程改善方案分析  44-59
  3.1 方案设计背景  44-45
  3.2 EPFlash 0.18um工艺栅极氧化层工艺  45-50
    3.2.1 硅片制造厂的分区概述  46-47
    3.2.2 EPFLASH 0.18um CMOS工艺制作步骤  47-50
  3.3 STI制程与栅极氧化层可靠性关系  50-52
    3.3.1 STI制程简介  51-52
    3.3.2 STI制程对栅极氧化层可靠性的影响  52
  3.4 相关制程的比对分析  52-58
  3.5 本章小结  58-59
第四章栅极氧化层可靠性的制程改善  59-71
  4.1 制程步骤顺序的实验  59-65
    4.1.1 制程步骤顺序的实验设计  59-60
    4.1.2 制程步骤顺序的实验结果  60-65
  4.2 STI高度的实验  65-69
    4.2.1 实验设计  65-66
    4.2.2 STI高度的实验结果  66-69
  4.3 制程改善措施  69-70
  4.4 本章小结  70-71
第五章总结与展望  71-73
  5.1 论文的主要研究工作  71
  5.2 课题相关之展望  71-73
参考文献  73-75
谢辞  75-78
上海交通大学学位论文答辫决议书  78-79

一种高压MOS器件栅极氧化层制程改善方法

内容摘要

全文目录

相似论文