学位论文 > 优秀研究生学位论文题录展示

一种嵌入式32位微控器的SDIO接口设计

作　者: 李轶武
导　师: 尹盛
学　校: 华中科技大学
专　业: 微电子学与固体电子学
关键词: 微控器芯片 SDIO接口设计功能仿真 FPGA
分类号: TP368.12
类　型: 硕士论文
年　份: 2008年
下　载: 164次
引　用: 3次
阅　读: 论文下载

内容摘要

微处理器,特别是嵌入式微处理器的设计实现以其低功耗、高性能之特征发展迅速。精简指令CPU(RISC)作为嵌入式系统业已成为SOC(片上系统)研究与开发的技术热点。本课题完成了基于MIPSX5指令系统的32位精简指令微处理器的SDIO扩展接口设计全流程设计实现,由RTL(寄存器传输)级硬件设计描述、功能仿真,直至FPGA验证。本设计完成的SDIO接口除了具有满足协议规范的接口通讯特性外,通过特殊的内部状态机设计,使接口可支持的最高时钟频率范围得到了显著的扩展。本设计采用正向(TOP-DOWN)芯片设计流程,使用Verilog HDL语言完成了SDIO接口的寄存器传输级(RTL)设计。本文首先介绍了SDIO接口的设计需求,包括SDIO的命令、响应与数据格式、主要的SD总线行为、重要的命令及响应的详解和SD/MMC卡内部结构。文中设计的SDIO接口控制器是从硬件和软件设计两个角度进行展开。硬件设计包括存储器管理模块MMU(Memory Management Unit)的设计、数据-命令收发控制模块(SDI_TOP)的设计两大部分,对上述各模块的主要功能和实现方法进行了具体说明。SDIO控制器软件驱动设计包括命令控制与数据传输控制驱动的设计,以及FAT16文件系统的设计。构建了仿真环境,通过功能仿真,评估了SDIO控制器的性能和参数。最后本文对SDIO接口设计做了详细的FPGA验证,利用FPGA从传输速度和卡兼容性的角度验证了SDIO控制器。验证结果表明:SDIO接口控制器各部分控制模块设计合理、工作正常,在25MHZ时钟、多数据线传输模式下的SD存储卡读写传输平均速度分别达到8193.16Kbyte/s和7496.02Kbyte/s,目前最高可支持的时钟频率为50MHz,仍有继续扩展的空间。

全文目录

摘要  4-5
ABSTRACT  5-8
1 绪论  8-20
  1.1 课题背景及来源  8-10
  1.2 微控制器的国内外概况  10-11
  1.3 当前市面上流行的存储卡及市场规模和发展趋势  11-14
  1.4 SD 卡及MMC 卡的结构  14-19
  1.5 本文要完成的工作及章节内容安排  19-20
2 SDIO 接口的硬件设计  20-34
  2.1 SDIO 接口的主要功能及特点  20
  2.2 SDIO 接口的硬件实现结构  20-21
  2.3 存储器管理模块MMU 的设计  21-26
  2.4 数据-命令收发控制模块SDI_TOP 的设计  26-33
  2.5 本章小结  33-34
3 SDIO 接口的软件设计  34-50
  3.1 SD 总线协议概述  34-41
  3.2 命令控制驱动  41-45
  3.3 数据传输控制驱动  45-47
  3.4 FAT16 文件系统的实现  47-49
  3.5 本章小结  49-50
4 功能仿真及 FPGA 验证及芯片测试  50-61
  4.1 仿真环境  50-51
  4.2 功能仿真波形输出  51-55
  4.3 FPGA 验证  55-58
  4.4 芯片测试  58-60
  4.5 本章小结  60-61
5 总结与展望  61-62
致谢  62-63
参考文献  63-65

一种嵌入式32位微控器的SDIO接口设计

内容摘要

全文目录

相似论文