学位论文 > 优秀研究生学位论文题录展示

基于CPLD和ARM的边界扫描主控系统的设计与实现

作　者: 胡佳
导　师: 张国峰
学　校: 电子科技大学
专　业: 电路与系统
关键词: 边界扫描 JTAG ARM处理器 CPLD TAP控制器
分类号: TN407
类　型: 硕士论文
年　份: 2011年
下　载: 51次
引　用: 0次
阅　读: 论文下载

内容摘要

随着集成电路和印制电路板技术的发展,电子设备的集成度越来越高,传统方法已经渐渐难以实现对高集成度电路板的访问,如进行互连测试和对板上器件进行编程等等。为解决这一问题,国际测试组织联合测试行动工作组定义和设计了一种边界扫描规范。边界扫描作为一种标准化的技术,因其简单方便、功能强大的特点,被广泛应用于电子设备开发的各个阶段。边界扫描接口简单,但能够传递的信息较少,而且对信号时序要求高,因此需要功能完善的主控设备配合。开发使用范围广泛的边界扫描主控系统,对边界扫描的应用有重要的实际意义。通过对边界扫描标准的分析,掌握了边界扫描技术的原理和使用方法,利用ARM处理器和可编程逻辑器件实现了一个边界扫描的主控系统。其中ARM处理器用于完成以太网通信,同时也为其他接口扩展留下了空间;在可编程逻辑器件上实现了一个边界扫描的控制器,可以自动产生所需要的控制信号并将数据适时地输出和读回。通过仿真和实际测试,证明了设计的正确性,产生的信号完全符合标准要求。系统可以通过多种接口与主机进行数据交换,自动控制边界扫描的进行并读回数据,可使用范围广,扩展性强。在本设计的基础上,可以进一步研究通过更多种类的接口进行边界扫描的实现方法,以及脱离主机的自动边界扫描系统的设计方法,随着边界扫描技术应用的发展,功能完善的主控系统也会展现出更多的实用价值。

全文目录

摘要  4-5
ABSTRACT  5-8
第一章引言  8-11
  1.1 边界扫描的技术背景  8-9
  1.2 国内外发展概况  9-10
  1.3 论文的主要工作  10-11
第二章 IEEE1149.1 的分析  11-20
  2.1 边界扫描的基本结构及原理  11-17
    2.1.1 边界扫描的基本结构  11-12
    2.1.2 边界扫描的寄存器  12-13
    2.1.3 TAP 状态机及其状态  13-15
    2.1.4 边界扫描指令  15-17
  2.2 扫描链的配置方式  17-18
  2.3 边界扫描测试的应用方法  18-20
第三章硬件设计  20-36
  3.1 硬件的总体设计  20-21
  3.2 原理图设计  21-31
    3.2.1 以太接口部分设计  21-23
    3.2.2 USB 接口部分设计  23
    3.2.3 UART 接口部分设计  23-24
    3.2.4 LPT 接口部分设计  24-25
    3.2.5 LOCAL 总线与RAM FLASH 和CPLD 连接的设计  25-27
    3.2.6 时钟、供电及各芯片的调试接口预留  27-31
  3.3 PCB 设计  31-36
第四章 LPC2468 软件程序设计  36-49
  4.1 启动代码  36-41
    4.1.1 异常向量表  36-38
    4.1.2 复位异常处理  38-40
    4.1.3 软中断异常处理  40-41
  4.2 uIP 移植  41-46
  4.3 简单上层应用设计  46-49
第五章 CPLD 程序设计  49-62
  5.1 需求及总体结构  49-50
  5.2 接口部分的实现  50-53
  5.3 控制状态机的实现  53-60
    5.3.1 目标TAP 状态机状态的跟踪  53-56
    5.3.2 TMS 自动输出的控制方式  56-57
    5.3.3 数据输入与输出的控制  57-60
  5.4 正常操作时寄存器的写入流程  60-62
第六章测试及结果分析  62-74
  6.1 LPC2468 启动代码测试  62-64
  6.2 以太网数据接收测试  64-65
  6.3 CPLD 程序仿真结果  65-68
  6.4 CPLD 程序实际使用测试  68-74
    6.4.1 输出波形测试  68-71
    6.4.2 实际使用测试  71-74
第七章总结与展望  74-75
致谢  75-76
参考文献  76-78
攻硕期间取得的研究成果  78-79

基于CPLD和ARM的边界扫描主控系统的设计与实现

内容摘要

全文目录

相似论文