学位论文 > 优秀研究生学位论文题录展示

分数延迟FIR数字滤波器设计及其FPGA实现

作　者: 陈光辉
导　师: 曾以成
学　校: 湘潭大学
专　业: 微电子学与固体电子学
关键词: FIR滤波器最小二乘法 FPGA 分布式算法 CSD码
分类号: TN713
类　型: 硕士论文
年　份: 2010年
下　载: 248次
引　用: 0次
阅　读: 论文下载

内容摘要

分数延迟FIR数字滤波器有能通过改变延迟因子而方便地改变频率响应特性的优点,已经被广泛应用于语音编码与合成、数字通信、音频技术等领域。但是分数延迟FIR数字滤波器对其系数变化十分敏感且其系数无对称关系,所以实现相同阶数的分数延迟FIR数字滤波器与普通FIR数字滤波器,实现分数延迟FIR数字滤波器消耗的硬件资源多得多。所以硬件实现高阶分数延迟VDF FIR数字滤波器很难,FPGA的出现改变了这一现状。FPGA有丰富的内部逻辑资源和布线资源且并行执行程序,非常适合用于细粒度高和高并行度结构的FIR数字滤波器的实现。采用FPGA实现电子电路时,只需通过改变程序设计,就能改变设计的功能,而不必从头重新设计,且设计的可移植性好。所以FPGA开发电路,不仅开发时间短,开发成本也低。本文主要开展了以下工作:首先,运用加权最小二乘法设计分数延迟FIR数字滤波器。把分数延迟FIR数字滤波器系数表示为分数延时量的多项式,对由多项式系数构成的矩阵进行行拉直,使之成为行向量以方便计算;用积分计算目标误差函数,相对于利用大量离散点值求和的方法,精度更高;求解拉直行向量时,采用矩阵三角分解,并合理调整计算顺序以避免病态计算。其次,提出分布式算法和CSD码量化设计分数延迟FIR滤波器。分布式算法设计分数延迟FIR滤波器是将乘法运算转换为查找表操作并结合流水线技术节省硬件资源,提升处理速度。CSD码量化滤波器系数使其表示码中0最多,运算中结合加法树。这样设计实现滤波器的硬件规模会大大减少,运算速度也会提高。最后,在Quartus II 7.1软件中综合与仿真,并在Altera公司EP2S60F1020C4目标器件上实现,CSD码量化实现分数延迟FIR数字滤波器的硬件规模较分布式算法实现的大,fmax达到了52.5MHz,而采用分布式算法实现分数延迟FIR滤波器时,fmax达到了83.98MHz。本文对加权最小二乘法设计分数延迟FIR数字滤波器的算法进行优化,使设计的滤波器精度更高,复杂度更低,并分别基于分布式算法和CSD码量化滤波器系数法硬件实现分数延迟FIR数字滤波器。设计滤波器与硬件实现探索了一些新的途径和方法,具有一定的理论意义和工程应用价值。

全文目录

摘要  4-5
Abstract  5-9
第1章引言  9-12
  1.1 课题研究的背景和意义  9
  1.2 国内外研究现状和发展状态  9-10
  1.3 研究内容  10-12
第2章分数延迟FIR 滤波器的设计基础  12-23
  2.1 分数延迟FIR 滤波器介绍  12
  2.2 加权最小二乘法原理  12-13
  2.3 基于FPGA 的硬件实现  13-22
    2.3.1 Altera FPGA 简介  13-14
    2.3.2 Altera Stratix II 器件  14-15
    2.3.3 Verilog 硬件描述语言  15-16
    2.3.4 QuartusⅡ开发环境  16-18
    2.3.5 基于FPGA 数字系统开发的流程  18-21
    2.3.6 数字系统开发准则  21-22
  2.4 小结  22-23
第3章加权最小二乘法设计分数延迟FIR 滤波器  23-31
  3.1 优化加权最小二乘法  23-27
  3.2 分数延迟FIR 滤波器设计  27-30
  3.3 小结  30-31
第4章 CSD 码量化的分数延迟FIR 滤波器设计  31-36
  4.1 滤波器系数缩放  31
  4.2 流水线技术  31-32
  4.3 滤波器设计  32-35
    4.3.1 CSD 码量化滤波器系数  33
    4.3.2 树状移位累加替代线性加法  33-34
    4.3.3 采用流水线技术  34-35
  4.4 小结  35-36
第5章分布式算法的分数延迟FIR 滤波器设计  36-40
  5.1 分布式算法设计原理  36-37
  5.2 分布式算法的优化  37-39
  5.3 小结  39-40
第6章 FPGA 硬件实现  40-46
  6.1 基于CSD 码量化的FPGA 实现  40-43
  6.2 基于分布式算法的FPGA 实现  43-45
  6.3 小结  45-46
第7章工作总结与展望  46-48
  7.1 工作总结  46-47
  7.2 展望  47-48
参考文献  48-52
致谢  52-53
附录A：个人简介  53-54
附录B：攻读硕士学位期间发表的学术论文  54

分数延迟FIR数字滤波器设计及其FPGA实现

内容摘要

全文目录

相似论文