学位论文 > 优秀研究生学位论文题录展示

CMOS快速锁定电荷泵锁相环的研究与设计

作　者: 杨枫
导　师: 徐静平
学　校: 华中科技大学
专　业: 软件工程
关键词: 电荷泵锁相环二阶无源滤波器六级差分环形振荡器抖动快速锁定
分类号: TN432
类　型: 硕士论文
年　份: 2009年
下　载: 76次
引　用: 0次
阅　读: 论文下载

内容摘要

锁相环是一个能够实现输入和反馈信号的频率、相位保持同步的自动控制系统。它已成为当今许多数模混合电路的核心模块,广泛应用在数字电路、无线通讯等领域。电荷泵锁相环作为数模混合锁相环的典型代表,不仅在理论上已证明环路稳态相位误差为零,而且结构上引入鉴频鉴相器,极大的增加了环路锁定捕获范围,具有高速度、低功耗等优点,更为高效、实用,目前也广泛流行。因此,对电荷泵锁相环进行深入的研究具有重要的现实意义。本课题源于对一款时钟转换芯片的开发工作,设计该芯片核心模块——电荷泵锁相环。本文从基本电荷泵锁相环的理论分析入手,然后对其稳定性、动态捕获和跟踪特性及锁定时间和相位噪声等各项参数指标进行了详细的研究,最后完成了整个电荷泵锁相环的电路设计,并给出相应的仿真结果。所设计电路模块包括鉴频鉴相器,电荷泵、二阶无源滤波器、六级差分环形振荡器和可编程分频器。设计中优化计算了系统参数以使环路达到快速锁定,使用了相关术消除了环路非理想效应,如,无鉴相“死区”设计、电荷泵中时钟馈通和电荷共享效应的削弱,低抖动的差分运放单元和整形电路等。最后,本文还讨论了锁相环的版图设计。本设计采用SMIC 0.35μm CMOS工艺,电源电压3.3 V,采用Synopsys公司的Hspice和Cadence公司的Spectre进行电路仿真,并使用Cadence Virtuoso绘制版图。电路仿真结果显示,在要求的工艺角\电源电压\温度组合的工作环境里,所设计的电荷泵锁相环能快速锁定且锁定时间小于70μs;输入参考时钟为10 MHz~200 MHz的范围内,输出最大能达到200 MHz;当VCO工作在200 MHz时,相位噪声为-110.934 dBc/Hz @ 1MHz。整个电路达到了预期设计指标。

CMOS快速锁定电荷泵锁相环的研究与设计

内容摘要

全文目录

相似论文