学位论文 > 优秀研究生学位论文题录展示

SDH抖动测量电路算法设计及硬件实现

作　者: 尹法纪
导　师: 马琪；潘剑侠
学　校: 杭州电子科技大学
专　业: 电路与系统
关键词: SDH SDH抖动抖动产生抖动测量 FPGA
分类号: TN914.332
类　型: 硕士论文
年　份: 2009年
下　载: 47次
引　用: 0次
阅　读: 论文下载

内容摘要

随着通信技术的发展,光同步数字传送网(SDH)以其速率统一、光接口与帧结构统一等特点而逐渐成为主要的传送网体制。在传输过程中,多种原因会造成数字信号在特定时刻相对于其理想参考时间位置发生短时间偏移,这种偏移定义为抖动。抖动的产生原因主要有:各类噪声、定时滤波器失谐、码间干扰、映射及指针调整等等。为尽量延长光纤通信系统的中继距离,必须要求系统组成部件的固有抖动要小,中继设备的抖动增益要小,以限制抖动积累。通常评价数字信号的传输质量一是测试误码率,二是通过抖动测试检查数字链路的质量。通过抖动测试可以详细了解系统的抖动特性,分析网中抖动积累的叠加规律,找出改进措施、提高传输质量。因此抖动测试是绝对必要的。本论文主要围绕SDH抖动测量的关键技术开展研究开发工作。论文阐述了SDH抖动测量技术的研究背景、意义和国内外的技术现状及发展趋势,分析了SDH抖动产生原因和影响,通过对ITU-T抖动相关的标准协议的深入研究,提炼出标准中对抖动测量的具体要求;根据ITU-T对抖动测量的具体要求,论文分析了SDH抖动测量电路的设计原理,给出了采用锁相环实现的SDH抖动测量电路设计结构;对SDH抖动测量电路的设计结构中的主要组成部分,论文给出了算法设计,用Matlab/Simulink工具进行算法级建模与仿真,主要包括抖动信号源、抖动测量锁相环和抖动测量滤波器;算法级仿真结果验证了所设计的算法能够达到设计要求。这部分为本论文的重点和难点。在SDH抖动测量电路的算法设计得到仿真通过后,论文对所设计的算法进行硬件电路实现,包括RTL设计、仿真和FPGA原型验证。RTL设计采用Verilog HDL编写代码,RTL仿真工具采用Cadence的NC-verilog,FPGA实现采用了Xilinx的Virtex5器件。RTL仿真和FPGA原型验证结果表明,本论文SDH抖动测量电路设计能够完成SDH抖动信号产生及测量功能。

全文目录

摘要  5-6
ABSTRACT  6-9
第1章绪论  9-12
  1.1 论文研究的背景及意义  9
  1.2 国内外技术现状与发展趋势概述  9-11
  1.3 论文工作的主要研究内容  11
  1.4 论文组织结构  11-12
第2章 SDH 抖动及其测量仪器概述  12-24
  2.1 SDH 简介  12-13
    2.1.1 SDH 的特点  12
    2.1.2 SDH 在通信网中的应用  12-13
  2.2 SDH 抖动的来源及其对数字通信的影响  13-15
    2.2.1 抖动的定义  13
    2.2.2 抖动的来源  13-15
    2.2.3 抖动对数字通信系统造成的影响  15
  2.3 SDH 抖动测量仪器的功能  15-23
    2.3.1 仪器功能框图  16
    2.3.2 仪器的接口  16-17
    2.3.3 仪器的抖动产生功能  17-18
    2.3.4 仪器的抖动测量功能  18-23
  2.4 本章小结  23-24
第3章 SDH 抖动测量电路的设计原理和设计结构  24-30
  3.1 SDH 抖动测量电路的设计原理  24-29
    3.1.1 锁相环线性相位模型  24-27
    3.1.2 锁相环用于抖动测量的可行性分析  27-29
  3.2 SDH 抖动测量电路的设计结构  29
  3.3 本章小结  29-30
第4章 SDH 抖动产生及测量电路的算法设计  30-54
  4.1 时钟抖动信号源算法设计  30-34
    4.1.1 抖动信号源设计方案  30-31
    4.1.2 同相及正交分量的设计和仿真  31-32
    4.1.3 正交调制器的设计和仿真  32-34
  4.2 抖动测量锁相环算法设计  34-48
    4.2.1 几种主要的数字锁相环  34-37
    4.2.2 抖动测量锁相环的数据转换跟踪环方案  37
    4.2.3 鉴相器的算法设计及仿真  37-42
    4.2.4 环路滤波器的算法设计  42-46
    4.2.5 数控振荡器算法设计与仿真  46-48
  4.3 抖动测量滤波器算法设计  48-53
    4.3.1 数字滤波器的原理及分类  48-49
    4.3.2 FIR 数字滤波器的结构与设计方法  49-51
    4.3.4 抖动测量FIR 滤波器的算法设计与仿真  51-53
  4.4 本章小结  53-54
第5章 SDH 抖动测量电路的硬件实现  54-67
  5.1 抖动信号源的RTL 设计  54-55
  5.2 测量锁相环的RTL 设计  55-60
    5.2.1 鉴相器的RTL 设计和仿真  55-57
    5.2.2 环路滤波器的RTL 设计和仿真  57-58
    5.2.3 数控振荡器的RTL 设计和仿真  58
    5.2.4 测量锁相环的整体仿真  58-60
  5.3 测量滤波器的RTL 设计和仿真  60-61
  5.4 SDH 抖动测量电路的FPGA 原型验证  61-66
    5.4.1 FPGA 验证平台的搭建  62-63
    5.4.2 抖动产生及测量电路的FPGA 验证  63-66
  5.5 本章小结  66-67
第6章总结与展望  67-68
致谢  68-69
参考文献  69-72
附录  72

SDH抖动测量电路算法设计及硬件实现

内容摘要

全文目录

相似论文