学位论文 > 优秀研究生学位论文题录展示

高速高精度电流舵数模转换器关键设计技术的研究与实现

作　者: 薛晓博
导　师: 何乐年
学　校: 浙江大学
专　业: 电路与系统
关键词: 数模转换器电流舵高速高精度动态校正
分类号: TN792
类　型: 博士论文
年　份: 2014年
下　载: 20次
引　用: 0次
阅　读: 论文下载

内容摘要

在有线或者无线通讯、视频信号处理、直接数字信号合成等应用领域,高速高精度数模转换器(DAC)的性能在很大程度上已经成为了整个系统性能的瓶颈。电流舵DAC由于其结构本征的高速特性和较好的驱动能力,被广泛应用在高速高精度领域。但是,由于影响电流舵DAC特性的因素很多,这给芯片的设计带来了一定的困难。本文主要针对电流舵DAC的设计难点,对设计关键技术进行了研究,并实现验证。本文系统地分析了影响DAC特性的误差源,并对其所造成的性能下降进行了定性或定量的分析。这些误差源产生了包括静态的和动态的误差,分别在输入信号为低频和高频时占据主导。DAC中的静态误差主要为幅值误差,包括了与工艺相关的失配误差和与电流源位置相关的梯度性误差。动态误差主要有时序误差、时钟抖动、有限输出阻抗、输出波动效应、开关瞬态非线性等。这些动态误差源有的直接使DAC的输出产生谐波失真,有的会通过二阶效应的影响给DAC造成非线性失真。DAC的失真是这些误差所造成的失真量之和,通常这些误差源对DAC的影响会在不同频率范围下起主导作用。本文通过研究分析可以将各误差源对DAC动态特性影响的图谱归纳为：在直流至低输入频率时,静态幅值误差与有限输出电阻占据主要作用；随着输入频率的增大,时序误差对DAC动态性能的影响渐渐增强；当信号频率继续上升时,DAC动态的性能受输出波动效应以及开关瞬态非线性造成的二阶误差影响很大,其随信号频率的上升以-20dB每十倍频的速度下降；当信号频率很高时,DAC的有限输出阻抗所造成的失真占据了主导,使DAC的动态性能以-40dB每十倍频的速度下降。本文基于对DAC中误差源的分析提出了相应的设计策略和方案：包括DAC的5+3+4分段策略；一种温度计译码快速求解方法和一种冗余行列译码方式；共中心梯度补偿的电流源阵列排布方案；提高DAC输出阻抗的有效方式；抑制输出波动效应的策略；适用于高速DAC的开关信号特征；一种适用于产生低摆幅开关信号的驱动电路的结构。此外,本文还针对时域误差提出了一种动态校正技术,该校正技术采用时间差放大器(TDA)对被校正通路和参考通路的延迟差进行检测和放大,然后利用时数转换器(TDC)将放大的延迟差量化为数字量,并驱动被校正信号通路中的数字控制延迟线(DDL)对延迟误差进行补偿,从而使其与参考通路达到相对同步。该校正方法结构简单,校正系统中模拟电路较少,容易在版图中进行匹配提高校正精度。同时,校正电路本身的误差作为公共的误差使得其不会在各信号通路间引入额外的失配延迟误差。本文通过前、后仿真的验证表明了所提出的校正方法对时域误差进行校正的有效性。根据所提出的设计方案,本文在TSMC0.18μm工艺下设计实现了一款12位400MS/s采样率的本征精度(Intrinsic Accuracy)电流舵DAC原型电路,该电路采用5+3+4的分段方式,核心电路面积为1.44mm2。经测试,该DAC的DNL和INL均优于±0.6LSB,表明在没有静态校正的情况下,DAC中电流源MOS管的尺寸选择合理,电流源阵列的布局方式有效。在DAC工作在400MS/s采样率时,其低输入频率下测得的SFDR为78.8dBc,98.5MHz输出频率下测得的SFDR为66dBc,奈奎斯特频率下测得的SFDR为50dBc,其70dBc的SFDR带宽约为70MHz。测试结果表明,作为一款本征精度的DAC原型电路,其具有良好的动态特性,能够在高速高精度条件下应用。

全文目录

致谢  5-7
摘要  7-9
Abstract  9-12
目录  12-16
图目录  16-22
表目录  22-23
第一章绪论  23-35
  1.1 研究背景和意义  23-24
  1.2 高速高精度DAC的应用  24-27
    1.2.1 高速高精度DAC在通讯中的应用  25-26
    1.2.2 高速高精度DAC在高质量视频处理系统中的应用  26-27
    1.2.3 高速高精度DAC在直接数字频率合成中的应用  27
  1.3 高速高精度电流舵DAC的发展现状和研究热点  27-32
  1.4 论文的主要工作与组织框架  32-33
  1.5 主要创新  33-35
    1.5.1 温度计译码表达式快速求解方法和冗余行列译码方式的创新  33-34
    1.5.2 电流源阵列排布方案的创新  34
    1.5.3 一种适用于高速电流舵DAC的开关及驱动电路结构的创新  34
    1.5.4 一种针对电流舵DAC中时域误差的动态校正技术的创新  34-35
第二章电流舵DAC的概述  35-55
  2.1 数模转换的基本原理及传递函数  35-37
  2.2 数模转换器的时域和频域响应  37-40
  2.3 数模转换器的特性参数  40-50
    2.3.1 DAC的静态参数  41-43
    2.3.2 DAC的动态参数  43-50
      2.3.2.1 建立时间  44-45
      2.3.2.2 信噪比(SNR)  45-47
      2.3.2.3 无杂波动态范围(SFDR)  47
      2.3.2.4 总谐波失真(THD)  47
      2.3.2.5 信号噪声失调比(SNDR)  47-48
      2.3.2.6 有效位数(ENOB)  48
      2.3.2.7 单音(Single-Tone)信号输入下各主要动态参数的意义和关系  48-49
      2.3.2.8 互调失真(IMD)  49-50
  2.4 电流舵DAC的基本结构  50-55
    2.4.1 二进制译码电流舵DAC  51-52
    2.4.2 温度计译码电流舵DAC  52-54
    2.4.3 分段式电流舵DAC  54-55
第三章影响电流舵DAC线性度的误差来源  55-93
  3.1 静态失配误差  55-61
    3.1.1 随机性失配误差  56-59
    3.1.2 系统性失配误差  59-60
    3.1.3 静态失配误差对DAC性能的影响  60-61
  3.2 动态非线性误差  61-91
    3.2.1 有限输出阻抗(Finite Output Impedance)  63-72
      3.2.1.1 开关完成电流转换时开关电流单位的输出阻抗  67-70
      3.2.1.2 开关转换过程中开关电流单元的输出阻抗  70-72
    3.2.2 时序误差(Timing Error)  72-76
    3.2.3 开关瞬态非线性误差  76-84
      3.2.3.1 输出信号波动导致的开关电流误差  76-78
      3.2.3.2 输出信号波动对开关电流延迟时间的影响  78-81
      3.2.3.3 误差源通过影响输出信号而产生的二阶非线性误差  81-83
      3.2.3.4 开关信号交叉点及开关转换引起的非线性  83-84
    3.2.4 开关信号馈通效应  84-88
    3.2.5 时钟抖动(Clock Jitter)  88-91
  3.3 电流舵DAC中误差来源的总结  91-93
    3.3.1 静态非线性误差总结  91
    3.3.2 动态非线性误差总结  91-92
    3.3.3 误差表现形式和影响的总结  92-93
第四章电流舵DAC的关键电路设计  93-129
  4.1 电流舵DAC的分段  93-100
    4.1.1 分段对DAC静态性能的影响  94-96
    4.1.2 分段对DAC动态性能的影响  96-97
    4.1.3 12位电流舵DAC不同分段策略对比  97-100
  4.2 电流舵DAC的译码  100-107
    4.2.1 温度计译码的原理  101-103
    4.2.2 温度计译码的电路实现  103-104
    4.2.3 温度计译码电路的优化  104-107
  4.3 电流舵DAC的开关电流单元  107-123
    4.3.1 开关电流单元静态特性的设计考虑  108-110
      4.3.1.1 单位电流源的尺寸及过驱动电压  108
      4.3.1.2 电流源阵列的布局  108-110
    4.3.2 开关电流单元动态特性的设计考虑  110-123
      4.3.2.1 开关电流单元的输出阻抗考虑  111-121
      4.3.2.2 输出波动引起非线性失真的设计考虑  121-123
  4.4 开关驱动信号和开关驱动电路的设计考虑  123-129
    4.4.1 开关驱动信号的设计考虑  124-127
    4.4.2 开关驱动电路的设计考虑  127-129
第五章电流舵DAC的校正技术  129-140
  5.1 静态校正技术  130-132
  5.2 动态校正技术  132-138
    5.2.1 DEM校正技术  134-136
    5.2.2 DMM校正技术  136-137
    5.2.3 DRRZ校正技术  137-138
  5.3 一种基于时间检测器和数字延迟线的时域误差校正技术  138-140
第六章高速高精度电流舵DAC的设计实现  140-172
  6.1 电流舵DAC的系统设计  140-142
  6.2 温度计译码电路的设计  142
  6.3 开关电流单元及其驱动电路的设计  142-155
    6.3.1 开关信号的设计要求  144-145
    6.3.2 开关驱动电路的设计  145-149
    6.3.3 电流源及开关管的设计  149-152
    6.3.4 电流源阵列的偏置设计  152-153
    6.3.5 电流源阵列的排布  153-155
  6.4 时钟驱动电路的设计  155-157
  6.5 12位电流舵DAC原型电路的仿真  157-158
  6.6 时域误差校正系统的设计  158-169
    6.6.1 DMC的系统设计  159-162
    6.6.2 电流采样电路的设计  162-163
    6.6.3 电流电压转换电路的设计  163-165
    6.6.4 时间差放大器的设计  165-167
    6.6.5 时数转换器的设计  167-168
    6.6.6 数字延迟线的设计  168-169
  6.7 时域误差校正系统的仿真验证  169-172
第七章 12位电流舵DAC原型电路的测试  172-180
  7.1 高速电流舵DAC的测试方案  172-176
  7.2 12位电流舵DAC原型电路的测试结果  176-179
  7.3 对比与总结  179-180
第八章总结与展望  180-185
  8.1 论文工作的总结  180-182
  8.2 存在的问题  182-183
  8.3 未来工作的展望  183-185
参考文献  185-190
作者简历及在攻读博士学位期间主要研究成果  190

高速高精度电流舵数模转换器关键设计技术的研究与实现

内容摘要

全文目录

相似论文