学位论文 > 优秀研究生学位论文题录展示

嵌入式动态锁存比较器与芯片级ESD设计

作　者: 谢晶
导　师: 金湘亮
学　校: 湘潭大学
专　业: 微电子学与固体电子学
关键词: ASIC 嵌入式动态锁存比较器全芯片ESD保护电路
分类号: TN432
类　型: 硕士论文
年　份: 2013年
下　载: 29次
引　用: 0次
阅　读: 论文下载

内容摘要

低功耗MEMS传感器伺服电路ASIC芯片是将电容的变化通过测量电路转换成电信号的变化，并将这个电信号进行去噪放大然后输出的专用读出电路芯片。嵌入式动态锁存器主要用来比较5阶sigma-delta调制器的输出信号与零电位的参考信号，输出二进制信号，提供给ASIC芯片数字部分作为时序产生模块模式控制信号。本文是在国家十二五重大专项(20112x05008-005-04-02)的资助下完成的，项目要求：嵌入式动态锁存比较器为5V和-5V的双电源供电，工作速度128KHz，可分辨5mV以下电压，功耗小于1mW。本文在分析目前比较器发展趋势，研究传统比较器基本原理和结构的基础上，根据项目要求设计了嵌入式动态锁存比较器；同时，根据比较器设计要求，研究芯片级ESD保护电路的工作原理和选型原则，并设计了全芯片ESD防护网络。具体研究工作如下：设计了一种不带失调存储电路及多级前置运算放大器的嵌入式动态锁存比较器电路，以其简单的结构，克服了传统方法带来的电路复杂、整体功耗大、芯片面积大等缺陷；同时，这种结构采用一套可控时钟信号，减小了芯片功耗。设计中运用最小摆幅电路SMC、正反馈latch结构，减小了输入失调电压，提高了电路精度。在嵌入式动态锁存比较器的版图设计中，对差分对管和电流源部分版图的匹配进行相应优化。差分输入对管采用四方交叉版图方法，匹配寄生电容电阻,提高差分输入对管的匹配程度；电流源版图采用共质心的中心对称方法来做匹配，更好的减小了热效应和工艺线性梯度的影响。设计了输入级ESD保护电路、输出级ESD保护电路和电源箝位ESD保护电路，实现了全芯片ESD保护网络构架。在全芯片ESD保护电路的版图设计中，通过对ESD网络放电路径的分析，结合ESD器件流片经验，对ESD版图画法作了相应优化，以得到更佳的静电防护效果。嵌入式动态锁存比较器已在MXIC0.5μm CMOS标准工艺上得以流片实现，测试表明，128KHz的时钟频率下，输入失调电压9mV,分辨率2.63mV,芯片面积130μm×225μm，最小功耗仅49μW，均满足了工程需求。全芯片ESD保护电路也在同一工艺上流片实现。

全文目录

摘要  4-5
Abstract  5-7
目录  7-9
第1章绪论  9-15
  1.1 论文的背景和意义  9-10
  1.2 国内外发展现状  10-13
    1.2.1 比较器的国内外发展现状  10-12
    1.2.2 ESD 的国内外发展现状  12-13
  1.3 论文主要研究内容与组织结构  13-14
  1.4 论文创新点  14-15
第2章比较器的基本原理和常用结构  15-32
  2.1 比较器的工作原理  15
  2.2 比较器的性能参数  15-21
    2.2.1 分辨率  16-17
    2.2.2 输入失调电压  17-19
    2.2.3 噪声  19
    2.2.4 响应时间  19-21
    2.2.5 功耗  21
    2.2.6 速度  21
  2.3 比较器的基本结构  21-31
    2.3.1 静态比较器  22-27
    2.3.2 动态比较器  27-31
  2.4 本章小结  31-32
第3章嵌入式动态锁存比较器的设计  32-56
  3.1 系统结构和工作原理  32-33
  3.2 嵌入式动态锁存比较器设计  33-36
    3.2.1 时钟控制电路  33
    3.2.2 比较锁存电路  33-36
    3.2.3 输出级  36
  3.3 比较器前仿真  36-43
    3.3.1 比较器逻辑功能仿真  37
    3.3.2 比较器速度与分辨率仿真  37-39
    3.3.3 比较器传输延时仿真  39-41
    3.3.4 比较器功耗仿真  41
    3.3.5 比较器失调电压仿真  41-43
  3.4 版图设计  43-48
    3.4.1 衬底噪声  43-44
    3.4.2 天线效应  44
    3.4.3 虚设器件的设计  44-45
    3.4.4 保护环的设计  45-46
    3.4.5 匹配的设计  46-48
  3.5 整体芯片后仿真  48-52
  3.6 芯片测试结果  52-55
  3.7 本章小结  55-56
第4章 ESD 保护电路工作原理和分类  56-73
  4.1 ESD 设计概念  56
  4.2 ESD 保护器件分类与选取  56-59
    4.2.1 二极管  56-57
    4.2.2 栅接地晶体管 GGNMOS  57-58
    4.2.3 可控硅整流器 SCR  58-59
  4.3 全芯片 ESD 保护电路  59-72
    4.3.1 ESD 放电模型  59-62
    4.3.2 ESD 放电测试组合  62-66
    4.3.3 全芯片 ESD 保护电路及版图设计  66-72
  4.4 本章小结  72-73
第5章总结与展望  73-75
  5.1 总结  73
  5.2 不足与展望  73-75
参考文献  75-79
致谢  79-80
附录A 个人简历  80-81
附录B 在校期间发表的学术论文及研究成果  81

嵌入式动态锁存比较器与芯片级ESD设计

内容摘要

全文目录

相似论文