学位论文 > 优秀研究生学位论文题录展示

数字图像实时处理系统的FPGA实现

作　者: 郭晓春
导　师: 钱华明
学　校: 哈尔滨工程大学
专　业: 检测技术与自动化装置
关键词: 图像处理系统现场可编程门阵列可编程片上系统实时处理滤波算法
分类号: TN791
类　型: 硕士论文
年　份: 2011年
下　载: 218次
引　用: 1次
阅　读: 论文下载

内容摘要

实时图像处理技术在社会生活中的各个方面有着广泛的应用,然而当前实时图像处理面临的重要问题是处理速度不足。现场可编程门阵列(FPGA)等一些可编程逻辑器件的并行结构特点为高速图像处理提供了新的思路,基于可编程片上系统的SOPC(System on Programmable Chip,可编程片上系统)技术是FPGA中的关键技术,它能将并行计算和并行结构集于一身,能够大大加快处理速度,实时的完成图像处理任务。本文在分析各种图像处理系统平台的基础上,提出了一种FPGA内嵌NiosⅡ软核处理器的实时图像处理系统设计方案,系统具有设计灵活、结构简单,可编程性好的特点。利用QuartusⅡ软件设计整个系统的电路。详细的讨论了图像采集处理系统硬件电路的设计方法,通过Veilog HDL硬件编程实现了对图像传感器,图像存储器的控制,把固有的组件和自定义组件组合起来形成SOPC系统,完成基于FPGA的实时图像处理系统。针对系统的实时处理任务,在图像处理模块中设计了各种滤波算法,分析了图像处理的特点及其基本处理方法,通过改进算法和优化结构,在合理利用硬件资源的条件下,有效地挖掘出算法内在的并行性,采用模块化设计思想,提高了图像处理模块的处理速度,初步研究了基于FPGA的图像低层次硬件化处理方法的实现。对数字图像滤波方法进行了对比分析和优化,在FPGA中由Verilog HDL编程结合QuartusⅡ软件提供的各种宏功能模块实现了灰度增强算法、改进中值滤波算法、基于Sobel算子的边缘检测算法、基于拉普拉斯算子的锐化处理等几种滤波算法。尽可能少的使用了乘法运算使电路设计结构简单,节省系统资源。由于滤波算法采用的都是基本算术逻辑运算,完全能够保证处理的实时性。通过对采集到的同一幅图像分别在FPGA硬件与软件上做处理,对结果分析表明了使用FPGA进行图像处理不仅能达到很好的滤波效果,而且其处理速度远远高于使用软件方法进行处理,可以很好的满足实时处理要求,最后对系统资源消耗作了简要分析,表明所设计的系统在满足性能需求时,资源消耗比较少。

全文目录

摘要  5-6
ABSTRACT  6-11
第1章绪论  11-16
  1.1 课题研究的背景与意义  11
  1.2 图像处理系统发展状况  11-13
  1.3 图像处理平台的选择  13-14
  1.4 本文的研究内容及各章节安排  14-16
第2章 FPGA原理及开发平台构建  16-25
  2.1 可编程逻辑器件概述  16-18
    2.1.1 可编程逻辑器件分类  16
    2.1.2 FPGA的分类及原理  16-18
  2.2 FPGA的开发流程  18-21
    2.2.1 FPGA的基本开发流程  18-20
    2.2.2 FPGA的编程与配置  20-21
  2.3 FPGA的开发环境  21-22
    2.3.1 Quartus Ⅱ软件  21-22
    2.3.2 硬件描述语言  22
  2.4 基于FPGA的SOPC技术  22-24
  2.5 本章小结  24-25
第3章系统硬件设计  25-39
  3.1 图像处理系统总体设计  25-26
  3.2 系统工作原理  26-27
  3.3 系统主要芯片选择  27-31
    3.3.1 FPGA核心处理器的选择  27-28
    3.3.2 图像传感器的选择  28-30
    3.3.3 图像存储器件的选择  30-31
    3.3.4 程序存储器的选择  31
  3.4 图像传感器电路的设计  31-32
  3.5 存储电路的设计  32-33
    3.5.1 SRAM存储器设计  32-33
    3.5.2 FLASH存储器设计  33
  3.6 系统外围接口电路的设计  33-37
    3.6.1 电源电路  33-34
    3.6.2 JTAG接口电路  34
    3.6.3 串行配置电路  34-35
    3.6.4 UART串行接口电路  35-36
    3.6.5 时钟电路  36
    3.6.6 复位电路  36-37
  3.7 系统PCB设计注意事项  37-38
  3.8 本章小结  38-39
第4章系统软件设计  39-54
  4.1 Nios Ⅱ软核处理器及其系统集成  39-43
    4.1.1 Nios Ⅱ软核处理器  39
    4.1.2 Avalon总线概述  39-40
    4.1.3 SOPC Builder功能及组成  40
    4.1.4 Nios Ⅱ系统集成  40-43
  4.2 图像采集模块的设计  43-49
    4.2.1 I~2C总线简介  43-44
    4.2.2 I~2C总线信号时序分析  44-46
    4.2.3 SCCB配置OV7620寄存器  46-48
    4.2.4 图像采集过程  48-49
  4.3 存储模块的设计  49-51
    4.3.1 SRAM存储模块接口设计  50
    4.3.2 SRAM读写时序分析  50-51
  4.4 图像数据的显示  51-53
    4.4.1 BMP图像文件的内容  51-52
    4.4.2 串行接口BMP图像文件的恢复  52-53
  4.5 本章小结  53-54
第5章图像处理算法的FPGA实现  54-79
  5.1 图像处理概述  54-55
    5.1.1 方法介绍  54
    5.1.2 图像处理的主要内容  54-55
    5.1.3 数字图像处理方法  55
  5.2 数字图像处理的几种具体算法形式  55-56
  5.3 图像对比度增强算法及其FPGA实现  56-59
    5.3.1 灰度级校正  56-57
    5.3.2 分段线性变化及其FPGA实现  57-59
  5.4 中值滤波算法  59-65
    5.4.1 中值滤波算法原理  60-61
    5.4.2 算法改进与分析  61-62
    5.4.3 改进中值滤波算法的硬件实现  62-65
  5.5 边缘检测算法  65-70
    5.5.1 边缘检测算法原理  65-67
    5.5.2 边缘检测算法的FPGA实现  67-70
  5.6 基于拉普拉斯算子的图像锐化增强算法  70-75
    5.6.1 锐化增强算法原理  71-72
    5.6.2 增强算法的FPGA实现  72-75
  5.7 算法验证与实时性分析  75-77
  5.8 系统整体资源分析  77-78
  5.9 本章小结  78-79
结论  79-81
参考文献  81-84
攻读硕士学位期间发表的论文和取得的科研成果  84-85
致谢  85-86
附录  86

数字图像实时处理系统的FPGA实现

内容摘要

全文目录

相似论文