学位论文 > 优秀研究生学位论文题录展示

硅芯片封装中芯片崩裂的改善

作　者: 庞零
导　师: 王明湘
学　校: 苏州大学
专　业: 集成电路工程
关键词: 硅芯片崩裂划片芯片粘合风险评估
分类号: TN305.94
类　型: 硕士论文
年　份: 2011年
下　载: 56次
引　用: 0次
阅　读: 论文下载

内容摘要

随着集成电路向小型化、超薄化发展,以及企业对于生产成本要求的降低,都使得其内在芯片的尺寸越来越小,单片晶圆可容纳的芯片越来越多,这种改变对半导体封装工艺带来了比较大的挑战。对于企业来说,如果是同样的芯片封装形式,从成本的角度考虑,不可能因为芯片外形尺寸的变化而重新添置或者更换现有设备。大多数企业使用的都是在加工制造0.18μm (即180nm)芯片时代的设备,但如果要使用这些设备去加工制造65nm甚至是45nm芯片时,很多工艺问题就会凸显。崩裂就是其中一个工艺问题。本文主要是对生产工艺进行改进和优化,不同于以往很多文献资料,仅仅是针对理论模型进行研究探讨。通过对崩裂产生的原因及其机理进行分析,确定了在后道封装过程中的划片站和芯片粘合站发生崩裂的根本原因,并针对老型号的切割刀无法适用于新的窄切割槽产品的问题以及新产品与老产品的尺寸不同导致芯片粘合中的wafer粘膜扩张参数无法适用于新产品的问题,研究、分析且成功导入了在划片站时使用的一种新型切割刀,并通过一些对比实验优化了在芯片粘合站时使用的一组wafer粘膜扩张参数。在监测了一段时间之后,证明了这些措施的有效性,最终减少了崩裂现象的发生。最后,从客户的角度出发,进行一些风险评估实验来评估崩裂现象在客户端发生的几率和潜在的风险大小,通过实验和分析,对成品的测试流程加以改进优化,以减少崩裂现象在客户端发生的可能性和相应的客户投诉。

全文目录

摘要  4-5
Abstract  5-8
1 前言  8-10
2 问题产生的背景  10-17
  2.1 公司内部数据的分析  10-14
  2.2 崩裂的机理  14-17
3 崩裂在划片工艺（dicing）的改善  17-27
  3.1 原因分析  17-20
  3.2 问题的改善  20-26
  3.3 改善后的监测结果  26
  3.4 结论  26-27
4 崩裂在芯片粘合工艺（die bond）的改善  27-34
  4.1 Die Bond工艺流程简介及原因分析  27-30
  4.2 问题的改善  30-32
  4.3 改善后的监测结果  32-33
  4.4 结论  33-34
5 其他工艺站点的排除  34-35
6 崩裂的风险评估  35-40
  6.1 风险评估实验  35-37
  6.2 原因分析  37-38
  6.3 问题的改善  38-39
  6.4 结论  39-40
7 总结  40-41
参考文献  41-42
攻读学位期间发表的学术论文  42-43
致谢  43-44

硅芯片封装中芯片崩裂的改善

内容摘要

全文目录

相似论文