学位论文 > 优秀研究生学位论文题录展示

基于OR1200通用FPGA快速原型的搭建

作　者: 孙中琳
导　师: 李惠军
学　校: 山东大学
专　业: 集成电路工程
关键词: 片上系统 OR1200嵌入式系统 FPGA原型验证 知识产权核
分类号: TN791
类　型: 硕士论文
年　份: 2011年
下　载: 57次
引　用: 0次
阅　读: 论文下载
 

内容摘要


本文以变频控制芯片的研发为项目背景,提出了基于OR1200内核的SOC芯片系统级设计方案,旨在缩短整个SOC芯片的设计与验证周期,降低企业前期的设计投入。本设计一方面完成了SOC芯片系统架构设计,对该芯片的核心模块进行设计和验证,另一方面搭建了该芯片的FPGA快速原型验证平台,完成了对该芯片的原型验证及设计优化。首先,作者介绍了软硬件协同验证技术的发展状况与优点,在此基础上提出了基于FPGA的系统原型验证的设计流程,实现了从SOC到Altera FPGA的移植,并且详细介绍了Altera Cyclone II FPGA的架构与片上资源。接着,提出了SOC芯片的系统架构设计方案,包括：OR1200微处理器、Wishbone总线设计规范以及SOC芯片的片上资源,同时提出了SOC芯片的地址分配方案。然后,根据设计要求完成了主要模块的设计工作,即Wishbone总线IP核和UART IP核,并且对其进行了仿真验证。最后,根据FPGA原型验证流程,搭建了该SOC芯片的原型系统的验证平台,完成了硬件设计优化和软件设计环境的搭建两个方面的工作,并在此基础上完成了SOC系统基本的FPGA系统原型验证。通过验证表明所设计的SOC系统完全满足设计规范的要求。本课题主要完成基于FPGA快速原型平台的设计与实现,构建以OR1200微处理器为核心,包含软硬件平台的嵌入式SOC系统。硬件系统以开源32位RISC核及Wishbone,总线为主干,将仿真验证过的模块逐个加入到OR1200嵌入式系统中。然后在FPGA上进行验证。软件部分包括交叉编译环境的建立,经交叉编译工具最后生成可执行程序下载到内存中。最后在Altera的DE2开发板上验证系统能否稳定运行。本文的主要贡献为提出了基于OR1200的SOC芯片的设计方案,完成了Wishbone总线IP模块和UART IP模块等电路模块的设计；搭建了该芯片的FPGA快速原型验证平台；作者较好地解决了设计中涉及到的诸多技术难点,如：Wishbone总线和UART IP模块的RTL设计；芯片的FPGA移植；OR1200处理器的FPGA设计优化等。

全文目录


摘要  8-9
ABSTRACT  9-11
第一章 绪论  11-14
  1.1 选题背景  11-12
  1.2 本论文完成的工作  12-13
  1.3 论文内容安排  13-14
第二章 FPGA原型验证技术及设计流程  14-23
  2.1 基于FPGA的系统原型验证技术  14-17
    2.1.1 原型验证技术的定义  14
    2.1.2 基于FPGA原型验证  14-15
    2.1.3 基于FPGA原型验证的流程  15-17
  2.2 FPGA可编程逻辑设计及DE2开发板资源介绍  17-23
    2.2.1 FPGA的设计流程  18-19
    2.2.2 Altera Cyclone Ⅱ FPGA的架构与资源  19-21
    2.2.3 SOC到Altera FPGA的移植  21-23
第三章 SOC芯片的系统架构设计  23-35
  3.1 SOC芯片系统架构  23-24
  3.2 OR1200微处理器  24-26
    3.2.1 OR1200构架  24-26
    3.2.2 OR1200的I/O接口说明  26
  3.3 Wishbone总线规范设计  26-30
    3.3.1 Wishbone总线的基本特点  26-27
    3.3.2 Wishbone总线的接口信号定义  27-28
    3.3.3 Wishbone支持的互联类型  28-30
  3.4 SOC芯片的片上资源  30-34
    3.4.1 PWM脉宽调制IP模块  30-32
    3.4.2 GPIO模块  32-33
    3.4.3 UART模块  33-34
  3.5 SOC芯片的地址分配  34-35
第四章 IP模块的设计与验证  35-48
  4.1 Wishbone总线IP的设计与验证  35-41
    4.1.1 Wishbone总线的组成模块  36-38
    4.1.2 Wishbone总线的编码思想  38-41
    4.1.3 Wishbone总线的编码仿真验证  41
  4.2 UART IP模块的设计与验证  41-48
    4.2.1 UART IP模块的架构  42-43
    4.2.2 UART电路  43-45
    4.2.3 UART电路编码仿真验证  45-48
第五章 基于FPGA系统原型设计与实现  48-70
  5.1 SOC系统芯片的FPGA移植  48-53
    5.1.1 OR1200微处理器配置  48-49
    5.1.2 修改时钟单元  49-51
    5.1.3 修改存储单元  51-53
  5.2 OR1200处理器的FPGA设计优化  53-63
    5.2.1 系统芯片LogicLock设计  53-60
    5.2.2 插入调试模块  60-62
    5.2.3 接口分配  62-63
  5.3 软件设计与验证  63-70
    5.3.1 软件环境的建立  63-64
    5.3.2 设计文件  64-67
    5.3.3 软件调试  67-68
    5.3.4 Modelsim仿真  68
    5.3.5 片上系统的FPGA验证与调试  68-70
结束语  70-72
参考文献  72-76
致谢  76-77
学位论文评阅及答辩情况表  77

相似论文

  1. 多通道闪存控制器模块化设计与实现,TP333
  2. 基于PCI总线的双片SoC协作机制设计与实现,TN47
  3. 低功耗、多主接口、多图层的液晶控制器设计,TN873.93
  4. 基于ZigBee的语音采集及传输关键技术的研究,TN912.3
  5. 基于SOPC的数字语音滤波器的设计与实现,TN713.7
  6. 远程心电监护系统的研究与设计,R54
  7. 基于可重构密码处理的IPSec VPN网关研究与设计,TP393.05
  8. 基于FPGA的多通道同步数据采集与处理系统的实现,TP274.2
  9. 基于模糊PID控制的冷镜式露点仪的设计,TP273.4
  10. 基于LFSR重播种的测试压缩技术的研究与仿真测试,TN407
  11. 基于ARCA3的音视频系统开发,TN47
  12. 基于SOPC的短波OFDM通信系统仿真平台的研究,TN919.3
  13. 基于FPGA/SOPC技术的汽车电子机械制动控制系统研究,U463.54
  14. 加密专用处理器指令集设计,TP332
  15. 基于CPCI总线的故障模拟系统的研究与实现,TP302.8
  16. 新型指纹识别系统的设计,TP391.41
  17. 数字图像实时处理系统的FPGA实现,TN791
  18. 基于FPGA及NiosⅡ软核处理器的监控视频处理器设计,TP277
  19. 基于AMBA总线的通用存控设计与实现,TN47
  20. MCS-51 SOC设计,TN47

中图分类: > 工业技术 > 无线电电子学、电信技术 > 基本电子电路 > 数字电路 > 逻辑电路
© 2012 www.xueweilunwen.com