学位论文 > 优秀研究生学位论文题录展示

射频收发机中分数分频频率综合器研究设计

作　者: 曹圣国
导　师: 闵昊
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: 射频收发机频率综合器锁相环 △∑调制器自动频率校正压控振荡器片上电感反型MOS电容电荷泵鉴频鉴相器相位开关预分频器
分类号: TN859
类　型: 博士论文
年　份: 2011年
下　载: 159次
引　用: 0次
阅　读: 论文下载

内容摘要

在射频收发机前端中,频率综合器是非常重要的组成部分。频率综合器的性能决定收发机的关键指标。锁相环频率综合器系统利用反馈控制及数字辅助使压控振荡器快速产生高纯度和高分辨率的输出信号。以此为目标进行的环路参数和模块电路设计优化需要综合考虑,不可分割。本文根据GSM、WCDMA等广泛应用的协议对频率综合器性能要求,从系统参数及模块设计优化噪声性能,兼顾环路锁定时间,具体研究工作体现在如下方而：在介绍ΔE分数分频锁相环频率综合器系统模型及分析协议对其性能要求后,明确模块性能及系统参数对频率综合器噪声性能及环路动态性能的影响,指导系统参数制定以及模块电路设计。为了满足噪声性能要求以及环路参数稳定性,设计了一种低噪声电容电感压控振荡器,采用更为简单的方法计算恒定增益等间距电容尺寸。为了优化噪声性能提出用于一种单圈电感结构,并使用精简双π模型用对其品质因素分析优化；提出一种差分压控电容结构优化品质因素。该低噪声振荡器采用SMIC 0.13μm1P8M MMRF CMOS设计流片,工作于1.0V,当载波频率为6.35 GHz时1 MHz频偏处相位噪声为-120.14 dBc/Hz, FOM值为-192.13 dBc/Hz。提出一种精度自适应自动频率校正算法,用于一种变带宽频率综合器结构在频率校正同时进行压控振荡器增益自动校正。理论分析和仿真验证,精度自适应自动频率校正算法应用于环路控制可以在频率校正同时校正压控振荡器增益。锁定后,压控振荡器以及电荷泵的工作点为参考电压预先设置,此时压控振荡器增益变化小,电荷泵充放电电流匹配性好,环路非理想因素被抑制,环路参数稳定。然后,提出一种新型时间窗相位开关预分频器,克服传统相位开关预分频器存在输出毛刺、输出信号不确定等问题,该分频器工作稳定,比传统结构更好的克服工艺、电压以及温度(PVT)变化的影响。在对鉴频鉴相器/电荷泵性能进行详细分析和电路设计后,设计并测试一种5GHz低噪声频率综合器,采用SMIC 0.13μm MMRF 1P8M工艺流片,载波为5GHz时在1 MHz频偏处相位噪声为-122.45 dBc/Hz,25 MHz参考杂散-69.5 dBc。

全文目录

目录  4-7
图片目录  7-11
表格目录  11-12
摘要  12-13
Abstract  13-15
第1章绪论  15-19
  1.1 研究背景  15-16
  1.2 论文主要贡献  16-17
  1.3 论文的研究内容和组织结构  17-19
第2章 ΔΣ分数分频锁相环频率综合器及其应用  19-51
  2.1 频率综合器概述  19-20
  2.2 整数分频锁相环频率综合器结构  20-24
    2.2.1 压控振荡器  20-21
    2.2.2 分频器  21
    2.2.3 鉴频鉴相器和电荷泵  21-23
    2.2.4 环路滤波器  23-24
  2.3 分数分频频率综合器线性模型及噪声分析  24-32
    2.3.1 频率综合器的线性模型  24-26
    2.3.3 环路参数对噪声性能的影响  26-28
    2.3.4 ΔΣ调制器量化噪声产生与抑制  28-32
  2.4 锁相环频综的稳定性及瞬态响应  32-37
    2.4.1 环路增益  32-33
    2.4.2 环路稳定性分析  33-35
    2.4.3 环路锁定时间  35-37
  2.5 频率综合器对收发机性能影响  37-39
  2.6 GSM收发机对频率综合器的噪声要求  39-44
    2.6.1 GSM协议简介  39
    2.6.2 频率综合器相位噪声和杂散  39-40
    2.6.3 GSM接收机对频率综合器相位噪声要求  40-42
    2.6.4 GSM发射机对频综相位噪声要求  42-44
    2.6.5 锁定时间  44
    2.6.6 频率误差  44
  2.7 收发机对频率综合器性能要求总结  44-45
  2.8 本章小结  45-46
  参考文献  46-51
第3章低噪声电容电感压控振荡器设计  51-80
  3.1 压控振荡器结构概述  51-56
    3.1.1 振荡器基本原理  51-52
    3.1.2 振荡器基本结构比较  52-55
    3.1.3 差分电容电感压控振荡器  55-56
  3.2 电容电感压控振荡器相位噪声分析  56-62
    3.2.1 相位噪声  56-57
    3.2.2 振荡器相位噪声模型  57-59
    3.2.3 差分电容电感相位噪声产生机制  59-62
    3.2.4 电容电感压控振荡器相位噪声优化  62
  3.3 频率分配与调谐  62-68
    3.3.1 等间距等增益压控振荡器调谐方法  63-64
    3.3.2 简化的等间距等增益压控振荡器频率分配调谐  64-68
  3.4 低噪声压控振荡器设计  68-75
    3.4.1 结构选择  68-70
    3.4.2 MOS电容品质因素优化  70-72
    3.4.3 电感品质因素优化  72-74
    3.4.4 电路实现及测试结果  74-75
  3.5 本章小结  75-76
  参考文献  76-80
第4章精度自适应自动频率校正及其应用  80-96
  4.1 加速环路锁定方法  80-89
    4.1.1 精度自适应自动频率校正  80-88
    4.1.2 带宽切换  88-89
  4.2 变带宽压控振荡器增益自动校正频率综合器  89-93
    4.2.1 变带宽压控振荡器增益自动校正频率综合器设计  89-90
    4.2.2 压控振荡器增益自动校正原理  90-92
    4.2.4 变带宽压控振荡器增益自动校正频率综合器优势  92-93
  4.3 本章小结  93-94
  参考文献  94-96
第5章环路中其他电路模块设计  96-121
  5.1 鉴频鉴相器和电荷泵  96-109
    5.1.1 概述  96-97
    5.1.2 鉴频鉴相器和电荷泵响应速度对性能的影响  97-99
    5.1.3 鉴频鉴相器和电荷泵对输出频谱影响  99-102
    5.1.4 鉴频鉴相器设计及仿真  102-104
    5.1.5 电荷泵电路实现及仿真  104-108
    5.1.6 鉴频鉴相器、电荷泵和环路滤波器噪声  108-109
  5.2 预分频器设计  109-117
    5.2.1 预分频器概述  109-111
    5.2.2 高速分频器  111-112
    5.2.3 新型时间窗相位开关预分频器分析与设计  112-113
    5.2.4 新型时间窗相位开关预分频器电路设计及时序仿真  113-117
    5.2.5 新型时间窗相位开关预分频器在分频器中应用  117
  5.3 本章小结  117
  参考文献  117-121
第6章分数分频频率综合器的实现及测试  121-134
  6.1 5GHz低噪声锁相环频率综合器实现及测试  121-130
    6.1.1 锁相环频率综合器系统架构  121-122
    6.1.2 锁相环频率综合器系统参数确定  122-130
  6.2 变带宽压控振荡器增益自动校正频率综合器  130-132
  6.3 本章小结  132-133
  参考文献  133-134
第7章总结与展望  134-136
  7.1 工作总结  134-135
  7.2 未来展望  135-136
致谢  136-137
博士在读期间成果  137-138

射频收发机中分数分频频率综合器研究设计

内容摘要

全文目录

相似论文