学位论文 > 优秀研究生学位论文题录展示

2048位RSA协处理器IP核的研究与设计

作　者: 桂文明
导　师: 张福甲；李晓维
学　校: 兰州大学
专　业: 微电子学与固体电子学
关键词: RSA协处理器脉动阵列蒙哥马利集成电路设计非对称加密
分类号: TN492
类　型: 硕士论文
年　份: 2007年
下　载: 125次
引　用: 2次
阅　读: 论文下载

内容摘要

本论文对一种2048bits的RSA协处理器IP核进行了深入研究和设计。首先，本文对常见的RSA协处理器的算法和VLSI实现结构进行了分析和研究。通过对比，估算，权衡性能和复杂度，提出了基于改进型的脉动陈列结构的RSA协处理器的构架。相对于传统1024bits的RSA协处理器，2048bits的RSA协处理器需要原来4倍的运算量和复杂度。因此如何提高2048bits的RSA协处理器的速度并尽可能地降低硬件的复杂度是2048bitsRSA协处理器设计的难点。本人提出基于脉动陈列的串行复用非交替结构的2048bitsRSA协处理构架和实现方案。通过模乘和模方串行地复用同一个脉动陈列，大大降低了硬件的门数。通过Synopsys Design Compiler的综合分析，相比并行复用交替结构，串行复用非交替结构不仅降低了门数，而且降低了动态功耗。而整体协处理器的速度并没有太大的降低。

全文目录

摘要  4-5
ABSTRACT  5-6
目录  6-8
第一章引言  8-11
  1.1 背景和意义  8
  1.2 研究动态  8-10
  1.3 问题与发展  10
  1.4 本论文的组织结构  10-11
第二章 RSA算法和常见的硬件实现结构  11-27
  2.1 RSA加密的相关概念  11-12
  2.2 RSA密钥的产生和加解密过程  12-13
  2.3 RSA加解密的硬件实现算法  13-20
    2.3.1 模幂运算  13-16
    2.3.2 模乘运算  16-20
  2.4 模乘运算的硬件实现  20-25
    2.4.1 脉动陈列  21-23
    2.4.2 进位保留加法  23-24
    2.4.3 高基技术  24-25
    2.4.4.MCU技术  25
  2.5 RSA算法实现的性能评估  25-27
    2.5.1 AT积(Area timing product)  25
    2.5.2 最大时钟频率  25
    2.5.3 数据吞吐量  25-27
第三章电路设计及仿真结果  27-50
  3.1 RSA协处理器算法改进  27-30
    3.1.1 改进后的蒙哥马利算法和模幂算法  27-29
    3.1.2 脉动阵列实现的蒙哥马利算法  29-30
  3.2 RSA协处理器的总体构架  30-32
  3.3 协处理器各部件的设计  32-47
    3.3.1 模乘运算器  32-44
    3.3.2 模幂控制器  44-46
    3.3.3 寄存器堆和WISHBONE总线接口  46-47
  3.4 RTL实现与仿真和验证  47-48
  3.5 性能评估  48
  3.6 小结  48-50
第四章分析结论与展望  50-53
  4.1 分析与对比  50-51
  4.2 结论  51-52
  4.3 展望  52-53
发表文章  53-54
参考文献  54-59
致谢  59

2048位RSA协处理器IP核的研究与设计

内容摘要

全文目录

相似论文