学位论文 > 优秀研究生学位论文题录展示
IIC总线接口IP核的设计与验证
作 者: 贺珊
导 师: 高明伦;张多利
学 校: 合肥工业大学
专 业: 电路与系统
关键词: IIC总线接口 BFM 功能验证平台 OpenVera
分类号: TN492
类 型: 硕士论文
年 份: 2007年
下 载: 445次
引 用: 4次
阅 读: 论文下载
内容摘要
随着科技的发展,半导体工艺制程进入超深亚微米时代,在一个芯片上集成上百万甚至上亿个晶体管成为现实。当集成规模发展到可以将整个数字计算机系统集成到一块芯片上时,系统芯片(SoC,System-on-a-Chip)应运而生,并且迅速成为大规模数字集成电路的主导。SoC在带来诸多优点的同时,也对现有的设计与验证技术提出了新的挑战。目前,普遍认为IP核重用技术是解决SoC产品设计规模与面市时间之间矛盾的有效途径,可以充分地发挥SoC的优势。散逻辑和状态机是IP核设计中两种常用的描述方法。在验证技术方面,更高抽象层次的方法如基于事务级的验证越来越受到业界的重视。本文根据IIC总线协议规范,使用基于散逻辑的描述方法设计了一个完整的IIC总线接口IP软核;并围绕IP核的验证问题,在研究了当前主要功能验证方法和技术的基础上,对本文所设计的IP核进行了全面的功能验证。论文主要研究工作和取得的成果如下:1、对基于散逻辑与基于状态机的设计方法进行了对比研究,分析了IIC总线协议规范,使用基于散逻辑的设计方法成功设计出一款功能实现比较完全的IIC总线接口IP;2、在基于重用的功能验证方法学的指导下,使用Verilog语言,为本文所设计的IP核搭建了基于BFM(Bus Functional Model)的功能验证平台;3、研究了功能验证的基本方法和相关研究的进展情况,在基于事务的验证方法学的指导下,使用Synopsys新推出的硬件验证语言——OpenVera,以IIC总线接口IP核为实例,搭建了功能验证平台,并与使用传统方法所搭建的验证平台进行了性能对比。对比结果表明,新的验证语言及验证方法可以获得更高的验证性能。
|
全文目录
摘要 5-6 ABSTRACT 6-13 第一章 绪论 13-22 1.1 快速发展的微电子学科 13-14 1.2 集成电路设计方法 14-17 1.2.1 集成电路设计方法学 14-15 1.2.2 SoC与IP核设计技术 15-17 1.3 集成电路设计与功能验证 17 1.4 功能验证方法及研究进展 17-20 1.4.1 概述 17-18 1.4.2 基于仿真的验证方法 18 1.4.3 现有的验证技术及其发展趋势 18-20 1.5 课题意义及论文的主要工作 20-21 1.6 论文结构及内容安排 21-22 第二章 IIC总线接口IP核设计 22-55 2.1 引言 22-27 2.1.1 IIC总线的基本概念 22 2.1.2 IIC总线接口电路 22-23 2.1.3 IIC电路总线协议简介 23-27 2.1.3.1 IIC总线的数据传输及时序定义 23-26 2.1.3.2 IIC总线上的数据传送格式 26-27 2.2 模块化设计方法的分析和研究 27-37 2.2.1 基于有限状态机的设计方法 27-28 2.2.2 基于散逻辑的设计方法 28-29 2.2.3 两种设计方法之间的对比 29-37 2.3 IIC总线接口IP核设计 37-53 2.3.1 IIC总线接口的总体考虑 37-39 2.3.2 IIC总线接口IP核的顶层设计 39-41 2.3.3 IIC总线接口IP核第二层设计 41-47 2.3.3.1 外设总线接口模块 41-46 2.3.3.2 IIC接口模块 46 2.3.3.3 时钟模块 46-47 2.3.4 同步问题 47-53 2.3.4.1 同步策略 47-49 2.3.4.2 IIC总线接口中数据同步的实现 49 2.3.4.3 IIC总线接口中时钟模块的设计 49-53 2.4 综合 53-55 第三章 IIC总线接口IP核的验证 55-71 3.1 概述 55-56 3.2 基于事务的验证重用方法学 56-57 3.3 搭建功能验证平台 57-63 3.3.1 可重用IP功能验证平台 59 3.3.2 总线功能模型 59-60 3.3.3 测试向量 60-61 3.3.4 自动化验证 61-63 3.4 IIC总线接口IP核的功能验证 63-71 3.4.1 BFM的设计 63-66 3.4.2 IIC总线接口功能验证平台的搭建 66 3.4.3 验证实例 66-71 第四章 基于Openvera搭建IIC总线接口功能验证平台 71-81 4.1 概述 71-72 4.2 验证平台 72-81 4.2.1 DUT的描述 72 4.2.2 验证流程介绍 72-81 4.2.2.1 生成验证平台模板 73 4.2.2.2 开发功能验证平台 73-81 4.2.2.2.1 基于Vera的IIC总线接口功能验证平台架构 74 4.2.2.2.2 BFM的功能与特性 74-75 4.2.2.2.3 基于约束的随机激励的施加 75-77 4.2.2.2.4 自核对(self—checker)模块 77-78 4.2.2.2.5 验证效果评估 78-81 第五章 总结与展望 81-82 5.1 总结 81 5.2 展望 81-82 参考文献 82-85 攻读硕士学位期间发表的论文 85
|
相似论文
- AVS视频解码芯片功能验证平台的研究与实现,TN919.81
- SOC系统中SGMII子系统验证,TN47
- 基于OpenVera语言的SerDes验证环境实现,TN407
- 基于VMM的缓存管理模块的验证,TN402
- 网络电视EPG系统的研究与实现,TN949
- GPS基带芯片的系统级功能验证,P228.4
- 通信协议转换逻辑的设计与实现,TN915.04
- MLB/AHB总线桥的设计,TN402
- 集成光纤式CE系统的研究,TN492
- 用于有机磷农药检测的微流控芯片,TN492
- 仪器前端专用集成电路研究与测试,TN492
- 微流控动物细胞培养芯片的研究,TN492
- 微流控免疫芯片在病原菌快速检测中的研究,TN492
- 高性能电源管理器芯片的测试研究,TN492
- 基于H.264及AVS高清视频解码芯片的研究及ASIC实现,TN492
- PDMS在微流控生物芯片技术中的新型应用,TN492
- 带有光定位凝胶隔离的微流控自由流电泳芯片的制作和表征,TN492
- 基于SystemVerilog-VMM的仿真环境设计及其应用,TN492
- 亚微米数字集成电路约束及收敛方法研究,TN492
- 微流控芯片上电渗流与压力流的动力学特性分析,TN492
- 基于毛细管与微流控芯片的液滴发生及大肠杆菌转化,TN492
中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 专用集成电路
© 2012 www.xueweilunwen.com
|