学位论文 > 优秀研究生学位论文题录展示

基于数据放大单元延迟方法的低功耗Cache研究

作　者: 潘怿
导　师: 彭蔓蔓
学　校: 湖南大学
专　业: 计算机软件与理论
关键词: 低功耗 Cache 敏感放大器有效位
分类号: TP332
类　型: 硕士论文
年　份: 2007年
下　载: 74次
引　用: 0次
阅　读: 论文下载

内容摘要

在当代计算机系统中，处理器速度远远高于存储器的速度。Cache技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是Cache同时也占据了处理器的大部分功耗。而研究Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。Simplescalar模拟器和Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而Wattch模拟器在Simplescalar的基础上实现了功耗计算和Cache的延迟计算。本文从高性能低功耗Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。传统的组相联Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个n路组相联的Cache，就有n—1路的访问是无谓的。本文基于已有的数据放大单元延迟Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少Cache的功耗，继而降低整个计算机系统的功耗。在Wattch模拟器上运行了SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为0.13μm时，PTC-V Cache相比与部分位比较Cache能够平均减少12％的功耗，最多时能够减少40％。对于传统的组相联Cache，PTC-V Cache能够平均降低55％的功耗。而当制造工艺为0.35μm时，PTC-V Cache相比与部分位比较Cache能够平均减少10％的功耗，最多时能够减少32％。对于传统的组相联Cache，PTC-V Cache能够平均降低28％的功耗。

全文目录

摘要  7-8
Abstract  8-9
插图索引  9-10
附表索引  10-11
第1章绪论  11-14
  1.1 研究目的和意义  11-12
  1.2 论文工作  12
  1.3 论文结构  12-14
第2章背景知识及相关研究  14-25
  2.1 Cache的基本概述  14-16
    2.1.1 映象规则  14
    2.1.2 查找方法  14-15
    2.1.3 替换算法  15
    2.1.4 写策略  15-16
  2.2 Cache的功耗和性能  16-17
  2.3 高性能低功耗Cache的相关研究  17-24
    2.3.1 基于路预测的方法  17-18
    2.3.2 基于Filter Cache的方法  18-20
    2.3.3 基于标志符(tag)比较进行改进的方法  20-21
    2.3.4 基于可重构的Cache  21-22
    2.3.5 其他改进的方法  22-24
  2.4 小结  24-25
第3章 Simplescalar和Wattch模拟器内核分析  25-42
  3.1 模拟器概述  25
  3.2 Simplesclar模拟器内核分析  25-34
    3.2.1 Simplesclar模拟器概述  25-26
    3.2.2 Simplesclar模拟器层次结构  26-27
    3.2.3 Sim-outorder模拟器  27-29
    3.2.4 Cache模块的代码分析  29-34
  3.3 Wattch模拟器内核分析  34-38
    3.3.1 Wattch模拟器的架构  35
    3.3.2 Power模块内核分析  35-38
    3.3.3 Time模块内核分析  38
  3.4 SPEC95基准测试程序  38-39
  3.5 举例—路预测Cache性能与功耗分析  39-40
  3.6 小结  40-42
第4章带有效位预判的部分位比较数据放大单元延迟低功耗Cache  42-48
  4.1 传统组相联Cache  42
  4.2 放大单元延迟Cache和带有效位预判的路预测Cache  42-45
  4.3 带有效位预判的部分位比较数据放大单元延迟Cache  45-47
    4.3.1 PTC—V Cache的结构  45-46
    4.3.2 访问时间和能量分析  46-47
  4.4 小结  47-48
第5章仿真实验与结果  48-52
  5.1 模拟器核心代码的修改  48-49
    5.1.1 Cache部分  48-49
    5.1.2 Power部分  49
  5.2 实验结果及分析  49-51
  5.3 小结  51-52
结束语  52-54
  1.本文工作总结  52
  2.下一步工作展望  52-54
参考文献  54-58
致谢  58-59
附录A(攻读硕士期间发表论文目录和参与项目)  59

基于数据放大单元延迟方法的低功耗Cache研究

内容摘要

全文目录

相似论文