学位论文 > 优秀研究生学位论文题录展示

H.264/AVC视频解码器的设计及其SoC实现

作　者: 肖德宇
导　师: 林争辉；焦孟草
学　校: 同济大学
专　业: 电路与系统
关键词: H.264/AVC SoC 视频解码 FPGA原型码流处理去块效应预处理片内SRAM
分类号: TN764
类　型: 硕士论文
年　份: 2007年
下　载: 43次
引　用: 0次
阅　读: 论文下载

内容摘要

JVT(Joint Video Team，视频联合工作组)于2001年12月在泰国Pattaya成立。它由ITU-T和ISO两个国际标准化组织的有关视频编码的专家联合组成。JVT的工作目标是制定一个新的视频编码标准，以实现视频的高压缩比、高图像质量、良好的网络适应性等目标。任何实际应用系统的设计，都要以理论为基础，在遵守理论的前提下，进行分析和优化，经过不断尝试，最终得到最优、最实用的设计。我们的H．264／AVC视频解码芯片设计的理论基础就是H．264／AVS协议。同时，视频压缩编码技术和大规模集成电路发展的过程中，也积累了很多现成的对视频数据处理的传统方法和传统的电路设计方法，这也是进行H．264／AVC视频解码芯片所必须的。在此基础上，完成电路系统级的软硬件划分、RTL设计和仿真、综合等等电路设计、优化的过程。同时，良好的验证策略也是芯片设计成功的重要保障。本文给出了基于视频压缩标准H．264／AVC视频解码芯片的部分前端设计以及SoC实现，详细论述了本人完成的如下设计任务：1．对H．264码流进行相应的处理，去掉码流中解码无关的数据。即码流头转换模块的设计；2．为后续的熵解码单元提供相应的解码数据处理，码流控制单元Inputbuffer controller模块的设计。3．去块效应滤波过程中，区块效应预处理硬件加速器的设计。4．负责各个硬件模块的验证和系统软硬件协同调试的工作。

全文目录

摘要  6-7
Abstract  7-11
第一章集成电路与数字多媒体处理的发展  11-18
  1.1 当今集成电路的发展概述  11-14
    1.1.1 SoC设计和系统级设计概述  12-13
    1.1.2 IP重用设计方法学概述  13-14
  1.2 数字多媒体处理技术及其发展  14-16
    1.2.1 数字视频及其应用  14-15
    1.2.2 数字视频数据压缩的可能性  15-16
    1.2.3 数字视频压缩技术的主要原理  16
  1.3 本文的结构及本人完成的工作  16-18
第二章 H.264/AVC视频压缩标准的基本原理  18-28
  2.1 H.264编码算法的历史和特点  18-20
  2.2 H.264算法的特点  20-21
  2.3 TS流的传输以及解析过程  21-24
  2.4 H.264编解码原理介绍  24-27
  2.5 本章小结  27-28
第三章 SoC芯片架构设计  28-37
  3.1 H.264全解码芯片的设计目标  28
  3.2 H.264视频解码系统概述及实现方式选择  28-31
  3.3 H.264芯片设计流程及验证方式  31-35
    3.3.1 模块设计和RTL实现  32-33
    3.3.2 模块的功能验证  33-34
    3.3.3 模块综合  34
    3.3.4 FPGA原型技术的应用  34-35
  3.4 本章小结  35-37
第四章码流处理硬件模块的设计和实现  37-53
  4.1 码流头转换模块设计  37-40
  4.2 码流头转换模块功能实现方式  40-46
    4.2.1 码流处理部分的原理  40-41
    4.2.2 码流处理部分的实现方法  41-43
      4.2.2.1 NAL头的检测并滤除  41-42
      4.2.2.2 防止竞争字节的检测并滤除  42-43
      4.2.2.3 字节补齐的若干”0x00”的检测并滤除  43
    4.2.3 NAL边界检测步骤的处理过程  43-45
    4.2.4 NAL边界检测步骤的实现方法  45-46
    4.2.5 码流头转换模块的时钟和硬件资源  46
  4.3 Input Buffer Controller模块设计实现  46-52
    4.3.1 Input Buffer Controller的设计基本原理  46-47
    4.3.2 Input Buffer Controller模块设计  47-51
      4.3.2.1 三个熵解码请求的特点和处理方式  47-48
      4.3.2.2 Input Buffer Controller内部buffer的设计  48-49
      4.3.2.3 Input Buffer Controller内部buffer的读写控制  49-50
      4.3.2.4 slice边界信息的取得  50
      4.3.2.5 slice边界检测及后续处理过程  50-51
    4.3.3 Input Buffer Controller模块时钟和硬件资源  51-52
  4.4 本章小结  52-53
第五章去块效应预处理模块的设计和实现  53-69
  5.1 去块效应预处理模块功能介绍  53-56
  5.2 去块效应预处理模块结构设计  56-68
    5.2.1 去块效应预处理模块的硬件结构分析  56-57
    5.2.2 片内SRAM结构和组织方式  57-61
    5.2.3 Data_controller模块设计  61-65
      5.2.3.1 Data_controller的控制逻辑  61-63
      5.2.3.2 Data_controller的时钟策略  63-65
      5.2.3.3 Data_controller的电路组织  65
    5.2.4 本模块和熵解码模块之间数据处理顺序的差别和解决方法  65-67
    5.2.5 其他数据处理模块的设计  67-68
  5.3 本章小结  68-69
第六章设计验证和实现结果  69-72
  6.1 设计验证  69-71
    6.1.1 参考软件模型的修改  69-70
    6.1.2 仿真过程的自动化  70
    6.1.3 仿真工具使用和仿真模块的通用性  70-71
  6.2 项目实现结果  71
    6.2.1 本人负责的个模块的实现结果  71
    6.2.2 系统的实现结果  71
  6.3 本章小结  71-72
第七章总结与展望  72-73
致谢  73-74
参考文献  74-76
个人简历在读期间发表的学术论文与研究成果  76

H.264/AVC视频解码器的设计及其SoC实现

内容摘要

全文目录

相似论文