学位论文 > 优秀研究生学位论文题录展示

基于FPGA的1553B总线接口技术研究及实现

作　者: 贾永来
导　师: 沈晓峰
学　校: 电子科技大学
专　业: 信息获取与探测技术
关键词: MIL-STD-1553B数据总线 FPGA VHDL ADSP21161
分类号: TP273
类　型: 硕士论文
年　份: 2008年
下　载: 498次
引　用: 13次
阅　读: 论文下载

内容摘要

MIL-STD-1553B(飞机内部时分制指令/响应式多路传输数据总线)是一种具有可确定性的、传输可靠的数据总线,特别适合计算模块与实时传感器和控制器之间互连的应用。它广泛地应用于不同的军事平台系统,已经发展成国际公认的数据总线标准。随着现代航电综合化要求的加强,航电通讯系统的重要性不断提高,MIL-STD-1553B作为目前首选的航电总线,其关键作用也日益突出。1553B总线系统的关键部分是协议接口处理器。然而目前国内使用的1553B协议处理器的专用芯片均从国外厂商购买,国内并无生产这种专用芯片的技术。所以独立研发1553B协议处理器对于我国国防建设和国民经济的发展具有重大的意义。本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上,结合目前较流行的EDA技术,基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现,并自行设计实验板将所做的设计进行了验证。论文从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出基于FPGA的总线接口协议设计的总体方案,并根据功能的需求完成了模块化设计。文章重点介绍基于FPGA的总线控制器(BC)、远程终端(RT)、总线监视器(MT)三种类型终端设计,详细给出其设计逻辑框图、引脚说明及关键模块的仿真结果,最终通过工作方式选择信号以及其它控制信号将三种终端结合起来以达到通用接口的功能。本设计使用硬件描述语言(VHDL)进行描述,在此基础上使用Xilinx专用开发工具对设计进行综合、布局布线等,最终下载到FPGA芯片XC2V2000中进行实现。文章最后通过自行搭建的硬件平台对所做的设计进行详细的测试验证,选择ADSP21161作为主处理器,对FPGA芯片进行初始化配置以及数据的输入输出控制,同时利用示波器观测FPGA的输出,完成系统的硬件测试。测试结果表明本文的设计方案是合理、可行的。

全文目录

摘要  4-5
ABSTRACT  5-9
第一章绪论  9-13
  1.1 课题背景  9-10
  1.2 1553B总线的产生及发展  10-11
  1.3 数字集成电路技术的发展  11
  1.4 本文的研究工作和内容安排  11-13
第二章 1553B总线传输协议简介  13-23
  2.1 概述  13-20
    2.1.1 硬件构成  13-14
    2.1.2 编码方式  14
    2.1.3 字的类型  14-18
    2.1.4 总线消息传输格式  18-19
    2.1.5 1553B总线的方式指令  19-20
  2.2 MIL-STD-1553B总线通讯层次划分  20-21
  2.3 1553B总线同其它航电总线的对比  21-22
  2.4 本章小结  22-23
第三章 1553B总线协议接口的设计实现  23-52
  3.1 概述  23-24
  3.2 1553B总线接口功能分析  24-26
    3.2.1 总线控制器（BC）的功能  24-25
    3.2.2 远程终端（RT）的功能  25
    3.2.3 总线监视器（MT）的功能  25
    3.2.4 BC/RT/MT 通用终端的功能  25-26
  3.3 1553B协议芯片整体设计方案  26-27
    3.3.1 设计目标  26
    3.3.2 总线接口设计整体方案  26-27
  3.4 总线控制器（BC）的设计  27-43
    3.4.1 曼彻斯特解码单元的设计  28-30
    3.4.2 曼彻斯特编码单元的设计  30-32
    3.4.3 BC 自身命令字分析单元  32-33
    3.4.4 发送控制单元  33-34
    3.4.5 状态字译码及接收控制单元  34-35
    3.4.6 地址译码  35-37
    3.4.7 发送超时检测  37
    3.4.8 中断控制  37-38
    3.4.9 检错控制  38-40
    3.4.10 DSP 处理器的通信接口  40-43
  3.5 远程终端（RT）的设计  43-47
    3.5.1 命令字译码/接收控制单元  44-45
    3.5.2 状态字设置及命令字寄存单元  45-47
    3.5.3 发送控制单元  47
  3.6 总线监控器（MT）的设计  47-49
  3.7 BC/RT/MT 三种终端工作流程  49-50
  3.8 总线接口系统的综合与实现  50
  3.9 本章小结  50-52
第四章 1553B总线接口设计的测试及验证  52-71
  4.1 协议芯片测试系统的硬件设计  52-61
    4.1.1 模拟收发器  53-56
    4.1.2 FPGA 芯片XC2V2000 介绍及外围电路设计  56-57
    4.1.3 FPGA 下载电路  57-59
    4.1.4 DSP 处理器ADSP21161 介绍  59
    4.1.5 DSP 与FPGA 接口电路设计  59-61
    4.1.6 DSP 模块硬件设计  61
  4.2 仿真验证结果  61-66
    4.2.1 BC 模式下的仿真结果  62-63
    4.2.2 RT 模式下的仿真结果  63-66
    4.2.3 MT 模式下的仿真结果  66
  4.3 硬件测试  66-70
  4.4 本章小结  70-71
第五章总结  71-74
  5.1 论文总结  71
  5.2 未来工作展望  71-74
参考文献  74-76
致谢  76-77
攻读硕士学位期间取得的研究成果  77-78

基于FPGA的1553B总线接口技术研究及实现

内容摘要

全文目录

相似论文