学位论文 > 优秀研究生学位论文题录展示

MIL-STD-1553多功能总线测试卡的实现

作　者: 廖文彬
导　师: 彭启琮
学　校: 电子科技大学
专　业: 信息与通信工程
关键词: 航空电子系统总线接口测试仿真卡 MIL-STD-1553B SOPC技术 NiosⅡ嵌入式软核
分类号: TP334.7
类　型: 硕士论文
年　份: 2009年
下　载: 224次
引　用: 2次
阅　读: 论文下载

内容摘要

MIL-STD-1553B的全称是:飞机内部时分制指令/响应式多路传输数据总线。它最初由美国空军用于飞机航空电子系统,目前已广泛应用于美国和欧洲海、陆、空三军,而且正在成为一种国际标准。它具有线性局域网络结构、冗余容错能力、支持“哑”节点和“智能”节点、高水平的电器保障性能、良好的器件可用性、保证了实时可确定性等优点,主要用于以下场合:信息需要在总线终端之间通过数字通信通道传输;所有总线终端之间连接的电气接口需要的是标准定义的接口;信息要求以一种可靠的、确定的、命令/回应的方式传输。本文力图设计MIL-STD-1553B总线协议的多功能测试系统,该系统能够测试航空电子设备是否能在MIL-STD-1553B协议构建的系统中正常运行。本文介绍了如何使用Protel DXP软件设计了该测试系统的硬件系统,其中包括FPGA主要处理芯片、PCI接口、串口、以太网接口、USB接口以及1553B总线专用接口,以及程序运行数据存储器件SDRAM和FLASH。在软件上,在已有的软件基础上,基于SOPC技术和Nios II嵌入式软核技术,改进了1553B协议编解码的中断处理系统和BC、RT的数据存储问题。最后,本文对测试仿真卡的硬件设计原理和调试作了详尽的介绍,给出了调试和仿真结果。验证表明,设计出的硬件系统运行正常,软件在该硬件系统上运行正常。具有实际使用价值,为将来BC、RT的具体功能实现提供了硬件和软件基础。

全文目录

摘要  4-5
Abstract  5-12
第一章引言  12-16
  1.1 选题依据  12-13
  1.2 国内外研究现状和发展态势  13-14
  1.3 论文的主要工作和章节安排  14-16
    1.3.1 论文的主要工作  14-15
    1.3.2 论文的章节安排  15-16
第二章 MIL-STD-15538 总线协议介绍  16-26
  2.1 1553B 总线系统的框架  16-20
    2.1.1 总线控制器BC  17-18
    2.1.2 总线监视器BM  18-19
    2.1.3 远程终端RT  19-20
  2.2 1553B 总线的数据格式  20-25
    2.2.1 字格式  20-24
    2.2.2 消息格式  24-25
  2.3 航空总线标准比较  25-26
第三章 Nios 嵌入式系统与已有的软件基础介绍  26-38
  3.1 Nios 嵌入式系统知识介绍  26-29
    3.1.1 SOPC 介绍  26-27
    3.1.2 Nios II 处理器介绍  27-29
    3.1.3 Nios II 开发环境IDE 介绍  29
  3.2 曼彻斯特编解码的实现  29-38
    3.2.1 编解码底层系统结构  30
    3.2.2 编码部分的设计  30-31
    3.2.3 解码部分的设计  31-33
    3.2.4 编解码器的联合  33-35
    3.2.5 Nios II 处理器与编解码的集成  35-38
第四章测试卡硬件系统的实现  38-60
  4.1 硬件系统的总体框架  38-40
  4.2 核心器件的选择  40-42
  4.3 硬件系统的设计原理  42-55
    4.3.1 电源管理电路设计  42-43
    4.3.2 FPGA 下载配置电路设计  43-45
    4.3.3 FLASH 电路设计  45-46
    4.3.4 SDRAM 电路设计  46
    4.3.5 UART 电路  46-47
    4.3.6 USB 控制芯片电路  47-51
    4.3.7 以太网接口电路  51-53
    4.3.8 PCI 接口电路  53
    4.3.9 1553B 总线专用接口电路  53-55
    4.3.10 PCB 电路的绘制  55
  4.4 板子的配置与调试  55-60
    4.4.1 FPGA 下载的调试  56-57
    4.4.2 SDRAM 芯片的配置调试  57-60
第五章数据字中断方式的改进和存储模块的软件设计  60-65
  5.1 数据字中断方式的改进  60-63
    5.1.1 dw_int 模块的设计  61-62
    5.1.2 Nios II 处理器与数据字中断产生器的集成  62-63
  5.2 存储模块的设计  63-65
第六章系统测试  65-71
  6.1 系统测试  65-71
    6.1.1 测试平台  65-66
    6.1.2 已有代码移植测试  66
    6.1.3 双冗余通道设计测试  66-69
    6.1.4 修改数据字中断方式后的系统测试  69-71
第七章工作总结与展望  71-73
  7.1 工作总结  71
  7.2 论文的展望  71-73
致谢  73-74
参考文献  74-76
攻读硕士学位期间的研究成果  76-77

MIL-STD-1553多功能总线测试卡的实现

内容摘要

全文目录

相似论文