学位论文 > 优秀研究生学位论文题录展示

基于PCI Express和FPGA的2K高清播放器的硬件系统研制

作　者: 范成涛
导　师: 孙军；杨璿
学　校: 上海交通大学
专　业: 电子与通信工程
关键词: PCI Express FPGA DDR2 2K电影播放器 HyperLynx 仿真
分类号: TN946
类　型: 硕士论文
年　份: 2011年
下　载: 86次
引　用: 0次
阅　读: 论文下载

内容摘要

上世纪70年代开始,数字技术、硬件处理能力的不断发展,电影从前期拍摄、后期制作到发行放映都在进行着从模拟向数字的转变和过渡,而电影从胶片时代向数字时代发展是世界电影的一个必然的趋势,这次电影界的巨大变革也被公认为是电影技术发展历程中的第三次变革。最近,数字电影倡导组织(DCI,Digital cinema Initiatives)公布了《数字电影系统规范Vl.2》,对数字电影系统的具体构成以及数字电影设备的技术要求进行了系统性的阐述和规定。DCI规范最终的目标是使通过完全数字方式重现的图像和声音的质量能达到甚至超越35mm的胶片电影。项目“基于PCI Express和FPGA的2K高清播放器的硬件系统研制”就是在这种背景下开展的。本文是作者和项目组同事一起合作分析DCI规范对高清数字电影播放系统的具体构成和硬件系统要求的基础上,提出了系统整体框架结构。系统使用CPCI结构,由主服务器和数据处理板卡组成,通过PCIExpress总线传输数据。主服务器完成数据流的解包,并通过PCIExpress接口以DMA的方式发送给数据处理卡。数据处理卡由FPGA和DDR2组成,主要完成接收到的数据流的解密和解码,并将叠加完成的视频数据通过Dual Link HD-SDI接口发送给投影机显示,将解码完成的音频数据发送给音频DSP打包成AES3的格式并发送给音频功放。完成了系统的原理图后,作者主要对数据处理卡的PCB设计进行规划和仿真,包括PCB板子外形设计、叠层设计、布局设计以及布线设计等。在设计的过程中,使用了HyperLynx对板子实施了布线前和布线后的端接和串扰的仿真,以确保经过加工生产出的数据处理板卡,能实现预期的功能,并且具有良好的信号完整性。在完成PCB的生产和焊接后配合FPGA开发的同事完成PCB处理卡在工控机上进行DDR2读写以及AES128加密和解密的测试。

全文目录

摘要  3-5
ABSTRACT  5-11
第一章绪论  11-13
  1.1 课题背景  11-12
  1.2 课题研究内容  12
  1.3 本章小结  12-13
第二章 DCI 数字电影系统规范  13-18
  2.1 数字电影相关规范介绍  13-14
  2.2 DCI 制定的《数字影院系统规范》  14-15
  2.3 DCI 规范的总体技术需求  15
  2.4 DCI 规范的数字电影系统  15-17
    2.4.1 数字电影制作流程  15-16
    2.4.2 数字电影播放流程  16-17
  2.5 本章小结  17-18
第三章数字电影系统的硬件方案  18-39
  3.1 DCI 规范对播放系统的需求  18-20
    3.1.1 播放系统视频输出接口需求  18-19
    3.1.2 播放系统音频输出接口要求  19
    3.1.3 播放系统存储需求  19
    3.1.4 播放系统解码需求  19
    3.1.5 播放系统安全性需求  19-20
    3.1.6 播放系统兼容性需求  20
  3.2 系统总体架构  20-22
  3.3 FPGA 性能分析与选型  22-25
  3.4 PCI Express 总线系统  25-29
    3.4.1 PCI Express 机电特性  26-27
    3.4.2 PCIExpress 性能与效率  27-28
    3.4.3 Virtex5 的PCI Express 端点模块  28-29
  3.5 DDR2 组成的内存系统  29-36
    3.5.1 DDR2 信号介绍  30-31
    3.5.2 DDR2 的基本操作  31-34
    3.5.3 Virtex5 的MIG 接口  34-36
  3.6 RocketIO GTP 接口  36-38
    3.6.1 Xilinx 的RocketIO 的特点  36
    3.6.2 Xilinx 的RocketIO 的结构  36-38
  3.7 本章小结  38-39
第四章数据处理卡硬件方案  39-49
  4.1 数据处理板卡的总体设计  39-40
  4.2 Rocket IO 视频数据流发送模块  40-42
    4.2.1 RocketIO GTX IP 核配置  40
    4.2.2 RocketIO GTX 参考时钟实现  40-41
    4.2.3 GTP 输出信号的线缆输出  41-42
  4.3 音频编码模块  42-44
  4.4 FPGA 配置模块  44-45
  4.5 DDR2 内存模块  45-47
    4.5.1 MIG 核的配置  45-46
    4.5.2 DDR2 模块时钟的实现  46-47
  4.6 PCI Express 模块  47-48
    4.6.1 PCIExpress 端点模块核的配置  47-48
    4.6.2 PCIExpress 时钟的实现  48
  4.7 本章小结  48-49
第五章硬件PCB 的板级设计  49-85
  5.1 信号完整性基本理论  49-65
    5.1.1 传输线理论  49-50
    5.1.2 PCB 中的传输线结构  50-51
    5.1.3 反射的形成原理与仿真分析  51-59
    5.1.4 串扰的产生原理与仿真分析  59-65
  5.2 系统PCB 板级设计流程  65-67
  5.3 IBIS 模型和HyperLynx 仿真软件  67
  5.4 叠层结构设计  67-70
  5.5 布局设计  70-72
  5.6 布线设计  72-82
    5.6.1 DDR2 布线拓扑结构选择  73-74
    5.6.2 DDR2 信号端接设计  74-75
    5.6.3 布线前DDR2 串扰仿真  75-77
    5.6.4 系统信号布线策略  77-78
    5.6.5 布线后仿真  78-82
  5.7 系统硬件测试  82-84
    5.7.1 系统JTAG 测试  82-83
    5.7.2 系统数据传输测试  83-84
  5.8 本章小结  84-85
第六章总结和展望  85-86
附录A 数据处理板卡PCB 图  86
附录B 数据处理板卡实物图  86-87
参考文献  87-89
致谢  89-90
攻读硕士学位期间已发表或者录用的论文  90-92

基于PCI Express和FPGA的2K高清播放器的硬件系统研制

内容摘要

全文目录

相似论文