学位论文 > 优秀研究生学位论文题录展示

IEEE1588高精度网络时钟同步研究与实现

作　者: 何一航
导　师: 魏丰
学　校: 华中科技大学
专　业: 检测技术与自动化装置
关键词: IEEE1588协议 DP83640 SOPC 网络时钟同步
分类号: TP274
类　型: 硕士论文
年　份: 2011年
下　载: 158次
引　用: 1次
阅　读: 论文下载

内容摘要

随着网络系统的应用不断的深入到人们工作的方方面面,高精度网络时钟同步系统的研究也越来越受到重视。而在众多的网络时钟同步协议中,同步精度最高的IEEE 1588协议更是具有巨大的发展潜力。基于IEEE 1588的网络时钟同步系统,必将成为网络时钟同步领域未来的发展方向。本文在对实现IEEE 1588协议的多种方案进行深入研究后,选择了Nios II处理器作为系统的微处理器,并使用美国国家半导体公司的DP83640芯片来实现对IEEE 1588协议的硬件支持,完成了IEEE 1588高精度网络时钟同步系统的硬件设计。在对DP83640的内部时钟进行了深入分析后,本文提出了一种使主时钟与GPS接收机提供的精确绝对时间获得高精度同步的方法,该方法利用DP83640的外部事件时间标记的功能来估算主时钟与GPS接收机输出的精确绝对时间的速率误差;利用GPS接收机串口输出的精确绝对时间与当前DP83640内部时钟的时间值的差来估计DP83640内部时钟与精确绝对时间之间的相位误差。以这两个误差为依据,利用DP83640提供的灵活的时钟调节机制,对主时钟的相位和速率进行精细调节,从而使主时钟同步于GPS接收机输出的精确绝对时间。为了实现从时钟与主时钟间的高精度同步,本文提出了一种在主从时钟之间实现高精度同步的方法。该方法使用相邻的同步报文的时间标记来估计主从时钟之间的速率误差。使用PTP协议来估算网络延时和主从时钟间的相位误差。最终依据这两个误差并结合DP83640的时钟调节机制,来调节从时钟的相位和速率,最终实现主从时钟间的高精度时间同步。经过对本文设计的网络时钟同步系统的测试,主时钟经过GPS接收机的同步之后,平均相位误差为39纳秒;从时钟经过主时钟的同步之后,在10M速率的网络环境下,与主时钟的平均相位误差为25纳秒;在100M速率的网络环境下,与主时钟的平均相位误差为207纳秒。两种同步方法均达到了较高的同步精度,从而实现了同步精度为纳秒级的高精度网络时钟同步系统,为今后在该领域的研究打下了良好的基础。

IEEE1588高精度网络时钟同步研究与实现

内容摘要

全文目录

相似论文